時鐘技術的未來發(fā)展：向分組網絡轉型(06-100) —— 作者：卓聯半導體公司 Peter Meyer, Tyler Bailey 時間：2008-04-03 來源：電子產品世界 加入技術交流群 掃碼加入和技術大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 一旦選擇參考時鐘，TDM PLL 將采用時鐘和幀脈沖來驅動背板，系統(tǒng)中所有線路卡均將使用該時鐘和幀脈沖。本文引用地址：http://cafeforensic.com/article/81182.htm 混合TDM 和分組時鐘卡 圖1 給出了能滿足電路交換和分組交換網絡的時鐘和同步要求的時鐘卡示意圖。 上一頁 1 2 3 4 5 6 下一頁
加入技術交流群
評論