國務(wù)院發(fā)展研究中心國際技術(shù)經(jīng)濟所研究員吳康迪

　　遵循“摩爾定律”的指引，全球半導(dǎo)體巨頭正邁向32納米工藝；不過，其研發(fā)策略卻各不相同。

　　全球32納米芯片微細(xì)技術(shù)開發(fā)主要有3個陣營，參加單位數(shù)目最多的是IBM陣營，其次是英特爾公司，第三是日本公司，此外還有中國臺灣地區(qū)的臺積電、歐洲比利時微電子中心IMEC等。

　　英特爾技術(shù)業(yè)界領(lǐng)先

　　2007年9月，英特爾公司領(lǐng)先業(yè)界在“開發(fā)者論壇”首次展出了32納米工藝的測試用硅圓片。該硅圓片用于測試器件性能和試驗新工藝是否合理，并非實際的邏輯電路。一般來講，只有生產(chǎn)出可實用的SRAM(靜態(tài)隨機存取存儲器)器件之后才能代表工藝基本成熟。按照英特爾公司“鐘擺策略”，2009年他們將推出32納米工藝的微處理器并且投入批量生產(chǎn)。該微處理器開發(fā)代號為Westmere。

　　英特爾公司的特點是憑借雄厚的研究資金，開發(fā)最先進的32納米工藝。2007年英特爾開發(fā)的第一代32納米技術(shù)主要內(nèi)容為基于金屬鉿的高溫下使用的高介電率絕緣層工藝及金屬柵極技術(shù)。

　　2008年，英特爾已開發(fā)出了第二代用于32納米工藝的高介電絕緣介質(zhì)/金屬柵極技術(shù)。在業(yè)內(nèi)率先量產(chǎn)高介電絕緣介質(zhì)/金屬柵極芯片的英特爾，研究出在高溫退火后形成柵極的新工藝，避免了高溫對柵極的影響。采用第二代32納米工藝制造的芯片可集成19億個晶體管。英特爾的32納米測試芯片為邏輯集成系統(tǒng)芯片和SRAM。
　　參與英特爾研發(fā)的有美國美光科技公司，他們已共同開發(fā)成功采用34納米工藝技術(shù)的多值NAND型閃存。從2008年下半年開始量產(chǎn)的產(chǎn)品是容量為32Gbit的多值NAND型閃存，可用于SSD(固態(tài)硬盤)。據(jù)美光存儲器部門副總裁BrianShirley稱，該芯片“在量產(chǎn)品中是數(shù)位密度最高的存儲器”。

　　IBM陣營突飛猛進

　　IBM陣營的特點是在基本不改變傳統(tǒng)工藝的基礎(chǔ)上開發(fā)通用的32納米技術(shù)。與IBM共同開發(fā)32納米節(jié)點的標(biāo)準(zhǔn)CMOS工藝技術(shù)的有7家大型半導(dǎo)體公司：美國AMD、美國飛思卡爾半導(dǎo)體、德國英飛凌、韓國三星電子、意法半導(dǎo)體、新加坡特許半導(dǎo)體和日本東芝。日本NEC和日立公司也先后加入了這一研發(fā)隊伍。經(jīng)過一年多的合作開發(fā)，2008年，IBM陣營推出了32納米體硅CMOS通用制造平臺“CommonPlat-form”。該通用制造平臺的工藝采用高介電率柵極絕緣介質(zhì)和金屬柵極。通過使用高介電率絕緣介質(zhì)材料和金屬柵極，可使器件性能提高約35%，功耗降低約50%。

　　IBM的工程師使用了“高介電率絕緣介質(zhì)先制柵極(High-KGate-First)”的新工藝。在柵極工藝中，如果在形成柵極的高溫退火工序之前采用High-K/金屬柵極，那么金屬受到高溫的影響，會導(dǎo)致柵極工作參數(shù)變化，使晶體管特性劣化。IBM陣營開發(fā)出了節(jié)電型和高速型兩種32納米器件的批量生產(chǎn)技術(shù)，并且有把握將這些標(biāo)準(zhǔn)工藝技術(shù)延伸至22納米。IBM陣營所開發(fā)的工藝要盡可能采用傳統(tǒng)工藝并且不大幅增加成本。為降低成本，其節(jié)電型沒有采用成本稍高的應(yīng)變硅技術(shù)。

　　IBM的高K/金屬柵可以將低功耗氧化層厚度降低約10埃，這樣反型層厚度(Tinv)可以達(dá)到14埃。更薄的柵氧化層厚度提高了性能，可以將柵長降低到30納米，同時還可將SRAM的電壓最小值保持在優(yōu)化的量級，可以將接觸孔靠得更近而不用擔(dān)心出現(xiàn)短路的危險。

　　2008年4月，IBM宣布可以讓客戶開始進行32納米的設(shè)計。從2008年9月開始，IBM的32納米通用制造平臺已正式開始“流片”試生產(chǎn)。已試制成功SRAM、NOR和NAND閃存以及其他邏輯電路。如采用IBM的32納米低耗電工藝試制出了ARM處理器內(nèi)核“Cortex-M3”，該試制芯片名為“Cassini”。基于通用平臺的32納米工藝將從2009年年底開始批量生產(chǎn)。

　　IBM公司和英國ARM公司于2008年10月采用IBM陣營的體硅CMOS通用制造平臺“CommonPlatform”，共同開發(fā)專門用于32納米、28納米工藝的經(jīng)過最優(yōu)化的物理IP。他們在進行32納米、28納米工藝技術(shù)開發(fā)的同時，合作完成器件版圖即物理IP的優(yōu)化布局。這樣，可充分發(fā)揮出制造工藝的特長，提高器件的質(zhì)量和可靠性。

　　另外，ARM的物理IP業(yè)務(wù)的競爭者——— 美國VirageLogic公司也于2008年10月在美國發(fā)布了32納米商用物理IP的專用化技術(shù)。

　　筆者認(rèn)為，在此全球金融危機之際，IBM等公司在基本采用傳統(tǒng)芯片工藝基礎(chǔ)上開發(fā)新一代尖端工藝和技術(shù)的思路值得大力提倡。特別是在硬件上無法實現(xiàn)時，充分發(fā)揮軟件技術(shù)的優(yōu)勢，軟硬結(jié)合開拓新的發(fā)展途徑。IBM等公司的實踐說明，通過強強聯(lián)手，軟硬結(jié)合，充分發(fā)掘現(xiàn)有設(shè)備和技術(shù)的潛力，這是當(dāng)前形勢下先進技術(shù)開發(fā)的一條康莊大道。

　　臺積電關(guān)注低成本工藝

　　臺積電已開發(fā)成功不需要采用高電介質(zhì)柵極絕緣介質(zhì)和金屬柵極的32納米技術(shù)工藝。這種低成本的32納米工藝采用了45納米工藝中使用的SiON柵極絕緣介質(zhì)。用其可生產(chǎn)模擬和數(shù)字的集成系統(tǒng)芯片。在此基礎(chǔ)上，2008年10月，臺積電公布了其28納米的工藝，該工藝有面向低功耗集成系統(tǒng)的的SiON柵極絕緣介質(zhì)技術(shù)和面向高功能集成系統(tǒng)的高介電率柵極絕緣介質(zhì)/金屬柵極技術(shù)兩種。低功耗型適用生產(chǎn)手機的基帶LSI和應(yīng)用處理器等。與該公司40納米工藝的低功耗型產(chǎn)品相比，柵極密度增加了一倍，工作速度最大可提高50%。功耗在工作速度相同的條件下可降低30%～50%。高功能型適用制造微處理器、圖形處理器和FPGA等通用器件。與該公司40納米工藝的高功能型相比，在功耗相同的情況下，柵極密度為2倍，工作速度提高30%以上。參加臺積電研發(fā)的有與其合作多年的美國德州儀器公司。

　　應(yīng)指出的是，臺積電開發(fā)的SiON柵極絕緣介質(zhì)32納米節(jié)點技術(shù)，相比高介電率柵極絕緣介質(zhì)/金屬柵極工藝，可減少柵極電容從而降低器件功耗，但其缺點是器件漏電流沒有顯著降低。臺積電認(rèn)為，面對更加重視降低運行時功耗的用途，例如手機等便攜產(chǎn)品時，與可減少漏電流的高介電率柵極絕緣介質(zhì)技術(shù)相比，SiON柵極絕緣介質(zhì)技術(shù)具備優(yōu)勢。

　　臺積電在2008年10月橫濱舉行的技術(shù)研討會上宣布，預(yù)計2010年初開始量產(chǎn)的28納米工藝仍將采用液浸ArF光刻。

　　日本公司注重批量生產(chǎn)

　　此外還有日本公司，限于財力，他們主要開發(fā)32納米節(jié)點的批量生產(chǎn)工藝和Know-How(技術(shù)訣竅)。

　　由日本各半導(dǎo)體廠商聯(lián)合出資組成的先進集成電路的開發(fā)組織Selete(半導(dǎo)體尖端技術(shù))已初步開發(fā)成功32納米大規(guī)模集成電路的制造工藝。其要點有三：一是開發(fā)出了在更微細(xì)線寬條件下的防漏電的新型電極材料；二是防止重疊配線層之間相互影響的層間絕緣材料；三是開發(fā)了新電極材料，加速了32納米半導(dǎo)體技術(shù)的實用化研究。

　　防漏電的新電極材料是用于控制晶體管的柵極。傳統(tǒng)的晶體管的柵極材料采用的是多晶硅，為了絕緣，在多晶硅周圍使用了氧化硅。然而隨著器件的微細(xì)化，這會產(chǎn)生漏電流過大的問題。為解決這一問題，經(jīng)試用多種材料后，Selete和日立公司確定采用TiN作為柵極。傳統(tǒng)的集成電路分為pMOS和nMOS兩種。經(jīng)試測，TiN對于這兩種集成電路均適用，即采用TiN后，有效地防止了漏電流。

　　絕緣材料采用了硅酸鉿Hf(HafniumSilicate)。對于nMOS摻雜氧化鎂，對于pMOS摻雜氧化鋁。如果pMOS和nMOS采用相同的金屬柵材料，則可簡化工藝和降低制造成本。此外，所開發(fā)的32納米器件，將通、斷電壓降低了0.2伏。由此，可期待該器件適于高速工作。

　　早稻田大學(xué)和物質(zhì)材料研究所合作開發(fā)成功了用于32納米半導(dǎo)體的新材料。這種材料由合金和炭組成，其可使器件穩(wěn)定工作并且大幅度降低功耗。

　　NEC公司發(fā)布了通過降低層間絕緣膜的介電率實現(xiàn)包括層間絕緣膜的任何層都可連續(xù)成膜的32nm工藝的布線技術(shù)。

　　日本富士通開發(fā)出了不使用金屬柵極材料的32納米工藝CMOS技術(shù)，可降低生產(chǎn)成本。


　　相關(guān)鏈接

　　22納米工藝已實現(xiàn)突破

　　由于IBM陣營集中了全球主要半導(dǎo)體公司，通過合作，在22納米工藝開發(fā)上進展迅速。2008年8月，他們首先發(fā)布了在美國Albany納米技術(shù)研究室試制成功的22納米SRAM芯片。其工藝技術(shù)有以下7個特點：高介電率柵極絕緣層/金屬柵極，柵極長度小于25納米的晶體管，薄隔離層，新的離子注入方式，尖端退火技術(shù)，超薄硅化物，鑲嵌Cu觸頭。該芯片光刻采用了高數(shù)值孔徑(high-NA)的液浸光刻技術(shù)。

　　特別值得指出的是，與32納米工藝一樣，IBM陣營的22納米工藝對傳統(tǒng)芯片工藝并不做大的變動。這不僅降低了技術(shù)難度，而且可大幅度減少生產(chǎn)成本?；诖?，IBM陣營最近宣布，其在22納米工藝上已領(lǐng)先于英特爾公司。

　　有關(guān)專家指出，制約芯片微細(xì)工藝進展的難點主要是光刻技術(shù)。新一代光刻在技術(shù)上要求高，制造設(shè)備的成本極高，絕大多數(shù)公司無力單獨承擔(dān)。而IBM公司的22納米工藝，主要是在光刻上有重大突破。其使用了MentorGraphics公司計算縮微光刻技術(shù)，利用現(xiàn)有的縮微光刻工具并通過大量的并行計算來生產(chǎn)，將目前的設(shè)備加以改進，便可完成22納米芯片的光刻工作。計算縮微光刻是種新的技術(shù)思路和嘗試，其核心是利用軟件對整個工藝設(shè)計進行優(yōu)化。