20nm 文章 進(jìn)入20nm技術(shù)社區(qū)
三星使用Cadence統(tǒng)一數(shù)字流程實現(xiàn)20nm芯片流片
- Cadence設(shè)計系統(tǒng)有限公司近日宣布高科技廠商三星電子有限公司使用Cadence統(tǒng)一數(shù)字流程，從RTL到GDSII，成功實現(xiàn)了20納米測試芯片的流片。Cadence Encounter工具集成平臺的流程與方法學(xué)的應(yīng)用，滿足了三星片上系統(tǒng)(SoC)產(chǎn)品對于高級20納米工藝技術(shù)的需要。該流程處理了IP集成與驗證，以及20納米工藝的復(fù)雜設(shè)計規(guī)則。 此次成功表明了三星在高級工藝節(jié)點上設(shè)計與生產(chǎn)的領(lǐng)先地位，以及Cadence統(tǒng)一數(shù)字流程拓展到下一個工藝節(jié)點的實力。此外，達(dá)到這樣的里程碑表明設(shè)計鏈的主要方
- 關(guān)鍵字： 三星 20nm
法機(jī)構(gòu)將于明年9月啟動基于20nm FDSOI的300mm多項目晶片研究計劃
- 法國兩家半導(dǎo)體研究機(jī)構(gòu)CEA-Leti和Circuits Multi Projets日前宣布，他們將在一項定于明年9月份啟動的300mm多項目晶片研究計劃中采用基于20nm制程的全耗盡型SOI工藝制作這種芯片。這次 多項目晶片研究計劃是由歐洲一個專門研究SOI技術(shù)的學(xué)術(shù)團(tuán)體EuroSOI+負(fù)責(zé)參與支持的。 所謂的多項目芯片(multi-project wafer：MPW)，指的是在同一片晶圓上采用相同的制程制出不同電路設(shè)計的IC芯片，這樣可以為多家廠商或研究機(jī)構(gòu)的IC設(shè)計驗證節(jié)約成本，非常適用于
- 關(guān)鍵字： FDSOI 20nm
臺積電宣布已開發(fā)出22/20nm Finfet雙門立體晶體管制程
- 據(jù)electronicsweekly網(wǎng)站報道，臺積電公司近日宣稱已經(jīng)開發(fā)出一套采用Finfet雙門立體晶體管技術(shù)制作的高性能22/20nm CMOS制程，并已經(jīng)采用這種制程造出了面積僅0.1平方微米的SRAM單元(內(nèi)含6個CMOS微晶體管)，據(jù)稱這種制程生產(chǎn)的芯片產(chǎn)品在0.45V工作 電壓條件下的信號噪聲僅為0.09V。 這種Finfet制程技術(shù)采用了雙外延(dual-epitaxy)和多重硅應(yīng)變(multiple stressors，指應(yīng)用多種應(yīng)力源增強溝道載流子遷移率的技術(shù))技術(shù)，臺積電宣稱
- 關(guān)鍵字： 臺積電 立體晶體管 20nm
Applied Materials宣布開發(fā)出深寬比高達(dá)30：1的化學(xué)氣相淀積技術(shù)
- Applied Materials公司近日宣布開發(fā)出了一種新的化學(xué)氣相淀積(CVD)技術(shù)，這種技術(shù)能為20nm及更高等級制程的存儲/邏輯電路用晶體管淀積高質(zhì)量的 隔離層結(jié)構(gòu)。據(jù)Applied Materials公司宣稱，這些隔離結(jié)構(gòu)的深寬比可超過30：1，比目前工藝對隔離結(jié)構(gòu)的要求高出5倍左右。 這項技術(shù)使用了Applied Materials公司名為Eterna流動式化學(xué)氣相沉積系統(tǒng)(Flowable CVD:FCVD)的技術(shù)專利，淀積層材料可以在液體形態(tài)下自由流動到需要填充的各種形狀的結(jié)構(gòu)中
- 關(guān)鍵字： 應(yīng)用材料 CVD 20nm
Hynix公司宣稱已開始量產(chǎn)20nm制程級別64Gb存儲密度NAND閃存
- 南韓內(nèi)存廠商Hynix公司日前宣布已開始量產(chǎn)20nm制程級別64Gb NAND閃存芯片，這款芯片是在公司位于Cheong-ju的300mm M11工廠生產(chǎn)的。Hynix公司表示，升級為2xnm制程節(jié)點后，芯片的生產(chǎn)率相比3xnm制程提升了60%，芯片的成本也有所降低，智能手機(jī)，SSD 硬盤等的NAND閃存容量則將大有增長。 ? Hynix Cheong-ju M11工廠 Hynix公司稱首款基于2xnm制程的NAND閃存芯片產(chǎn)品將于今年年底上市銷售。Hynix公司雖然不是I
- 關(guān)鍵字： Hynix NAND 20nm
ARM與臺積電簽署芯片代工與芯片設(shè)計技術(shù)合作協(xié)議
- ARM與其長期代工合作伙伴臺積電公司近日宣布雙方已經(jīng)正式簽署了由臺積電公司使用28/20nm制程技術(shù)為ARM公司代工新款SOC芯片的合作協(xié)議。根據(jù)這份協(xié)議，臺積電公司將為ARM代工多款專門針對臺積電的制程技術(shù)優(yōu)化過的ARM處理器產(chǎn)品，另外，雙方還將合作開發(fā)專門針對臺積電的制程技術(shù)優(yōu)化過的 處理器核心設(shè)計技術(shù)，這些技術(shù)將被應(yīng)用到包括無線功能，便攜式計算，平板電腦產(chǎn)品，高性能計算等應(yīng)用范圍的產(chǎn)品中去。 去年，ARM曾經(jīng)與臺積電的死對頭GlobalFoundries簽訂了一項合作協(xié)議，不過那份協(xié)議
- 關(guān)鍵字： ARM 20nm SOC
挺進(jìn)20nm：臺積電2011年將開始在Fab12工廠裝用ASML產(chǎn)EUV光刻設(shè)備
- 據(jù)臺積電公司負(fù)責(zé)技術(shù)研發(fā)的副總裁蔣尚義表示，2011年臺積電從荷蘭ASML公司訂購的極紫外(EUV，波長13.5nm)光刻設(shè)備將運抵廠內(nèi)，這批訂 購的設(shè)備將為臺積電公司2013年將公司制程能力升級到20nm級別鋪平道路.蔣尚義是在本月24日舉辦的臺積電技術(shù)論壇會議上說出這番話的,他同時還指 出EUV光刻技術(shù)要想投入商用還需要更加成熟，另外他還透露這批訂購的EUV光刻工具每小時能刻制100片晶圓。 臺積電首批EUV光刻設(shè)備將被安裝在300mm Fab12工廠內(nèi)，而臺積電未來的研發(fā)重點則將放在2
- 關(guān)鍵字： 臺積電 20nm 光刻設(shè)備
張忠謀談半導(dǎo)體業(yè) 需要加強合作
- 臺積電總裁張忠謀認(rèn)為,雖然近期IC業(yè)的形勢越來越好, 但是產(chǎn)業(yè)還是面臨諸多挑戰(zhàn)。 在近期舉行的臺積電技術(shù)會上張忠謀表示,摩爾定律正在減緩和芯片制造成本越來越高，因此臺積電將比過去在芯片制造商與代工之間更加加強緊密合作。 它對于大家說,此種合作關(guān)系要從芯片設(shè)計開始, 并相信未來臺積電會做得更好。 它同時指出，加強合作要依技術(shù)為先。從技術(shù)層面, 那些老的，包括新的代工競爭者, 如GlobalFoundries,Samsung及UMC,對于臺積電都能構(gòu)成大的威脅。 非常幸運, 大部分
- 關(guān)鍵字： 臺積電 20nm CMOS
三星/海力士NAND閃存芯片邁向20nm級工藝
- 繼Intel、美光上個月宣布投產(chǎn)25nm NAND閃存芯片后，韓國兩大存儲廠三星和海力士近日也宣布了自家的30nm以下工藝NAND閃存投產(chǎn)計劃。 海力士將采用26nm工藝生產(chǎn)容量為64Gb的NAND閃存芯片，這和Intel、美光首批投產(chǎn)的25nm芯片容量一致。而三星則計劃在今年第二季度投產(chǎn)27nm NAND閃存。 海力士表示，和30nm工藝相比，新工藝的閃存芯片的產(chǎn)能將翻一番，成本也將大幅度降低。根據(jù)韓國當(dāng)?shù)孛襟w的報道，海力士將在今年第三季度開始量產(chǎn) 26nm閃存芯片。在這一點上三星已經(jīng)占
- 關(guān)鍵字： 三星 20nm NAND閃存 海力士
東芝20nm級體硅CMOS工藝獲突破
- 東芝公司今天在美國馬里蘭州巴爾的摩市舉行的IEDM半導(dǎo)體技術(shù)會議上宣布，其20nm級CMOS工藝技術(shù)獲得了重大突破，開啟了使用體硅CMOS工藝制造下一代超大規(guī)模集成電路設(shè)備的大門，成為業(yè)界首個能夠投入實際生產(chǎn)的20nm級CMOS工藝。東芝表示，他們通過對晶體管溝道的摻雜材料進(jìn)行改善，實現(xiàn)了這次突破。 在傳統(tǒng)工藝中，由于電子活動性降低，通常認(rèn)為體硅(Bulk)CMOS在20nm級制程下已經(jīng)很難實現(xiàn)。但東芝在溝道構(gòu)造中使用了三層材料，解決了這一問題，成功實現(xiàn)了20nm級的體硅CMOS。這三層材料
- 關(guān)鍵字： 東芝 CMOS 20nm
東芝Sandisk計劃明年啟用2xnm制程量產(chǎn)閃存芯片
- 據(jù)業(yè)者透露，東芝及其閃存合作伙伴SanDisk計劃要在明年下半年開始采用20nm級別制程來量產(chǎn)NAND閃存芯片。另外兩家公司在日本本州四日市(Yokkaichi)合資興建的閃存芯片廠將逐月增大閃存芯片的產(chǎn)能，直至達(dá)到20萬片的產(chǎn)能水平。 東芝公司最近已經(jīng)開始32nm制程3bpc(每存儲單元3bit數(shù)據(jù))閃存芯片的量產(chǎn)，按原先的計劃，合資的四日市芯片廠32nm制程芯片的產(chǎn)量應(yīng)在今年底前達(dá)到總產(chǎn)量的50%左右，不過按目前的產(chǎn)能規(guī)劃來看，實際的量產(chǎn)實施時間看來已經(jīng)會有所拖延。 另一方面，對手In
- 關(guān)鍵字： SanDisk 20nm NAND 閃存芯片
20nm之后將采取三維層疊技術(shù)
- 在今后的2年～3年內(nèi)，NAND閃存的集成度仍將保持目前的發(fā)展速度。具體來說，到2011年～2012年，通過采用2Xnm的制造工藝與3位/單元～4位/單元的多值技術(shù)，NAND閃存很有可能實現(xiàn)128Gb的容量。 但是，如果要實現(xiàn)超過128Gb的更大容量，恐怕就需要全新的技術(shù)。目前正在量產(chǎn)的NAND閃存通常都使用浮柵結(jié)構(gòu)的存儲單元。許多工程師也認(rèn)為，2011年～2012年將量產(chǎn)的2Xnm工藝及其后的20nm工藝仍可采用現(xiàn)有的浮柵結(jié)構(gòu)的存儲單元。但據(jù)SanDisk公司分析，當(dāng)工藝發(fā)展到20nm以下時，從
- 關(guān)鍵字： SanDisk 20nm NAND
20nm介紹
您好，目前還沒有人創(chuàng)建詞條20nm!
歡迎您創(chuàng)建該詞條，闡述對20nm的理解，并與今后在此搜索20nm的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對20nm的理解，并與今后在此搜索20nm的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473