asic ip核文章進入asic ip核技術(shù)社區(qū)

ASIC后端設(shè)計中的時鐘樹綜合

摘要：時鐘樹綜合是當(dāng)今集成電路設(shè)計中的重要環(huán)節(jié)，因此在FFT處理器芯片的版圖設(shè)計過程中，為了達到良好的布局效果，采用時序驅(qū)動布局，同時限制了布局密度；為了使時鐘偏移盡可能少，采用了時鐘樹自動綜合和手動修改
關(guān)鍵字： ASIC 后端設(shè)計時鐘樹

賽靈思變革生態(tài)系統(tǒng)加速可編程平臺主流應(yīng)用進程

　　日前，全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）宣布，為建立新的 FPGA 應(yīng)用市場，賽靈思公司將通過其開放式平臺以及對業(yè)界重要標(biāo)準(zhǔn)的支持變革生態(tài)系統(tǒng)，推動賽靈思聯(lián)盟計劃向縱深層次發(fā)展。作為該計劃的一部分，賽靈思將幫助 FPGA 用戶根據(jù)其具體的設(shè)計與開發(fā)要求更方便快捷地找到理想的合作伙伴，同時提升客戶與賽靈思聯(lián)盟計劃成員合作時的滿意度和質(zhì)量。　　賽靈思合作伙伴生態(tài)系統(tǒng)及聯(lián)盟高級總監(jiān) Dave Tokic 指出： “客戶開始越來
關(guān)鍵字： Xilinx ASIC ASSP

三大系列28nm器件成功融入主流高端ASIC和ASSP市場

　　自上世紀80年代中期FPGA作為1,500 ASIC等效門器件首次進入市場以來，F(xiàn)PGA已經(jīng)取得了長足的發(fā)展。二十年后，隨著賽靈思新款7系列的推出，F(xiàn)PGA準(zhǔn)備實踐其曾經(jīng)的承諾，即在某天完全取代ASIC，成為電子行業(yè)的主流邏輯IC。隨著7系列FPGA的推出，通過更低的傳統(tǒng)上由ASIC和ASSP占據(jù)主要地位的中低批量應(yīng)用市場的總擁有成本，同時為大批量應(yīng)用市場提供等同的總擁有成本，賽靈思進而從PLD生產(chǎn)商搖身一變成為了一流的邏輯IC供應(yīng)商。另外，這種總擁有成本上的優(yōu)勢與傳統(tǒng)上FPGA能夠加速產(chǎn)品面市和降低
關(guān)鍵字： Xilinx 28nm ASIC ASSP

Tensilica成首家獲DTS廣播認證的音頻IP核供應(yīng)商

　　Tensilica日前宣布，成為首家獲得DTS廣播和DTS DMP(數(shù)字媒體播放器)認證的音頻IP(自主知識產(chǎn)權(quán))核供應(yīng)商。該項認證基于Tensilica HiFi 2和HiFi EP音頻DSP(數(shù)字信號處理器)IP核以及優(yōu)化的軟件程序，為開發(fā)人員提供了經(jīng)過驗證的SoC(片上系統(tǒng))解決方案，可縮短新的全兼容設(shè)計的面市時間。Tensilica也曾于2009年9月成為首家獲得DTS-HD Master Audio認證的IP核供應(yīng)商。
關(guān)鍵字： Tensilica IP核

智能卡控制器IP核的設(shè)計與實現(xiàn)

摘要：本文介紹了一款兼容ISO7816-3協(xié)議的智能卡控制器IP核。該IP核能實現(xiàn)對智能卡的探測、電源管理、復(fù)位和...
關(guān)鍵字： ASIC ISO7816 智能卡 IP核 Verilog 語言

ASIC和FPGA的優(yōu)勢與劣勢

ASIC和FPGA的優(yōu)勢與劣勢,ASIC和FPGA具有不同的價值主張，在作出選擇前必須仔細評估。兩種種技術(shù)對比。這里介紹了ASIC和FPGA 的優(yōu)勢與劣勢：FPGA與ASIC的設(shè)計優(yōu)勢
FPGA 的設(shè)計優(yōu)勢
關(guān)鍵字：劣勢優(yōu)勢 FPGA ASIC

ASIC原型驗證板DDR2 速率再攀高峰

　　唐芯微電子(Infix-IP)Altera Stratix IV 530/820 FPGA單顆(MB3100-A5/8)和雙顆(D-MB3100A)原型驗證平臺半年來在用戶項目使用中，從性能、價格、穩(wěn)定性來說已得到了用戶的很高評價，當(dāng)然，唐芯微人還是不失抓住每一次售后機會，把握用戶提出的問題和建議，配合用戶完成項目的同時對這款產(chǎn)品進行一次次優(yōu)化修正，不但用戶對唐芯微電子售后服務(wù)有了更進一步體會，而且?guī)醉椉夹g(shù)成果的突破也讓用戶刮目相看。　　比如，在這一定要再提一下的是，經(jīng)過唐芯微(Infix-IP)
關(guān)鍵字：唐芯微電子 ASIC

ASIC原型驗證板DDR2 速率再攀高峰

　　唐芯微電子(Infix-IP)Altera Stratix IV 530/820 FPGA單顆(MB3100-A5/8)和雙顆(D-MB3100A)原型驗證平臺半年來在用戶項目使用中，從性能、價格、穩(wěn)定性來說已得到了用戶的很高評價，當(dāng)然，唐芯微人還是不失抓住每一次售后機會，把握用戶提出的問題和建議，配合用戶完成項目的同時對這款產(chǎn)品進行一次次優(yōu)化修正，不但用戶對唐芯微電子售后服務(wù)有了更進一步體會，而且?guī)醉椉夹g(shù)成果的突破也讓用戶刮目相看。
關(guān)鍵字： ASIC DDR2

SOPC設(shè)計中自定義IP的開發(fā)

1? SOPC技術(shù)與IP核 SOPC的主要思想是提供一個IP庫，用戶從IP庫中選擇IP核來組裝系統(tǒng)，因此IP核是SOPC設(shè)計的關(guān)鍵技術(shù)之一。雖然IP核一詞在眾多場合被使用，但它并沒有一個統(tǒng)一的定義。從概念上可以這樣理解它：IP核是指將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，如FIR濾波器、SDRAM控制器、UART控制器等設(shè)計成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負擔(dān)，避免重復(fù)勞動，縮短系統(tǒng)開發(fā)時間。
關(guān)鍵字： SOPC IP核

Tensilica授權(quán)富士通音頻、基帶DSP和數(shù)據(jù)處理器IP核

　　Tensilica日前宣布，富士通與Tensilica簽署了一項多年的合作協(xié)議，授權(quán)富士通使用音頻、基帶DSP(數(shù)字信號處理器)和數(shù)據(jù)處理器(DPU)IP核，Tensilica DPU IP核結(jié)合了高性能DSP和嵌入式控制處理器的功能，在相同的功耗水平下，可以提供超乎普通DSP和嵌入式控制處理器數(shù)十倍的性能。該協(xié)議賦予富士通所有部門使用Tensilica IP核的權(quán)限?！?/li>
關(guān)鍵字： Tensilica DSP IP核

面向ASIC和FPGA設(shè)計的多點綜合技術(shù)

面向ASIC和FPGA設(shè)計的多點綜合技術(shù),隨著設(shè)計復(fù)雜性增加，傳統(tǒng)的綜合方法面臨越來越大的挑戰(zhàn)。為此，Synplicity公司開發(fā)了同時適用于FPGA或 ASIC設(shè)計的多點綜合技術(shù)，它集成了“自上而下”與“自下而上”綜合方法的優(yōu)勢，能提供高結(jié)
關(guān)鍵字：綜合技術(shù) 設(shè)計 FPGA ASIC 面向

SOC設(shè)計方法

SOC設(shè)計方法,本文通過對集成電路IC技術(shù)發(fā)展現(xiàn)狀的討論和歷史回顧,特別是通過對電子整機設(shè)計技術(shù)發(fā)展趨勢的探討,引入系統(tǒng)芯片（System on Chip,簡稱SOC）的定義,主要特點及其設(shè)計方法學(xué)等基本概念,并著重探討面向SOC的新一代集成電
關(guān)鍵字： SOC 軟硬件協(xié)同設(shè)計超深亞微米高層次綜合 IP核設(shè)計再利用
引言
人類進入21世界面臨的一個重要課題就是如何面對國民經(jīng)濟和社會發(fā)展信息化的挑戰(zhàn)。以網(wǎng)絡(luò)通信、軟件和微電子為主要標(biāo)志的信息產(chǎn)業(yè)的飛速發(fā)展既為我們提供了一個前所未有的發(fā)展機遇也營造了一個難得的市場與產(chǎn)業(yè)環(huán)境。
集成電路作為電子工業(yè)乃至整個信息產(chǎn)業(yè)的基礎(chǔ)得益于這一難得的機遇呈現(xiàn)出快速發(fā)展的態(tài)勢。以軟硬件協(xié)同設(shè)計（Software/Hardware Co-Design）、具有知識產(chǎn)權(quán)的內(nèi)核

平臺ASIC架構(gòu)突破傳統(tǒng)ASIC設(shè)計局限性

采用先進半導(dǎo)體工藝，結(jié)構(gòu)化ASIC平臺可以提供更多經(jīng)預(yù)定義、預(yù)驗證和預(yù)擴散的金屬層，并支持各種存儲器接口，能簡化接口設(shè)計和時序問題。本文詳細介紹了結(jié)構(gòu)化ASIC平臺的這些特點和性能。最新的ASIC設(shè)計架構(gòu)能夠大大
關(guān)鍵字： ASIC 架構(gòu)

ISSP結(jié)構(gòu)化ASIC解決方案

結(jié)構(gòu)化專用集成電路(structured ASIC)對設(shè)計工程師而言還是一個新名詞，然而目前已經(jīng)有多家公司正計劃涉足這一領(lǐng)域。快速硅解決方案平臺(ISSP)是一種結(jié)構(gòu)化ASIC解決方案，該技術(shù)適合于高速ASIC設(shè)計，這是因為ISSP可以
關(guān)鍵字： ISSP ASIC 方案

標(biāo)準(zhǔn)單元ASIC和FPGA的權(quán)衡及結(jié)構(gòu)化ASIC

標(biāo)準(zhǔn)單元ASIC和FPGA的權(quán)衡及結(jié)構(gòu)化ASIC,多種制造FPGA的深亞微米工藝，如Xilinx公司最新Spartan-3系列產(chǎn)品采用的90納米工藝（參考文獻1），使每塊芯片上的門電路數(shù)量變得越來越大。如果您的設(shè)計使用FPGA的嵌入式存儲器陣列和擴散式模擬及數(shù)字功能模塊，如DL
關(guān)鍵字： ASIC 結(jié)構(gòu)化權(quán)衡 FPGA 標(biāo)準(zhǔn) 單元