- 結(jié)構(gòu)化專用集成電路(structured ASIC)對設(shè)計工程師而言還是一個新名詞,然而目前已經(jīng)有多家公司正計劃涉足這一領(lǐng)域??焖俟杞鉀Q方案平臺(ISSP)是一種結(jié)構(gòu)化ASIC解決方案,該技術(shù)適合于高速ASIC設(shè)計,這是因為ISSP可以
- 關(guān)鍵字:
ISSP ASIC 方案
- ASIC與ARM的“強(qiáng)手聯(lián)合”,引言嵌入式世界的范圍和概念極其廣泛,可以從ASIC到MCU,而ASIC是有著巨大的潛力和創(chuàng)新力的一種技術(shù),盡管它的設(shè)計非常昂貴,并且所需世界要花費(fèi)數(shù)年,但這依然不影響它的巨大市場潛力。相比而言,單片機(jī)方案就便宜得
- 關(guān)鍵字:
聯(lián)合 強(qiáng)手 ARM ASIC
- 摘要:星載計算機(jī)系統(tǒng)處于空間輻照環(huán)境中,可能會受到單粒子翻轉(zhuǎn)的影響而出錯,三模冗余就是一種對單粒子翻轉(zhuǎn)有效的容錯技術(shù)。通過對三模冗余加固電路特點的分析,提出了在ASIC設(shè)計中實現(xiàn)三模冗余的2種方法。其一是通
- 關(guān)鍵字:
方法 實現(xiàn) 設(shè)計 ASIC 余在
- 引言隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級的單芯片,已能夠?qū)⑾到y(tǒng)級設(shè)計集成...
- 關(guān)鍵字:
SoC設(shè) IP核 接口技術(shù)
- 使用新SRAM工藝實現(xiàn)嵌入式ASIC和SoC的存儲器設(shè)計,基于傳統(tǒng)六晶體管(6T)存儲單元的靜態(tài)RAM存儲器塊一直是許多嵌入式設(shè)計中使用ASIC/SoC實現(xiàn)的開發(fā)人員所采用的利器,因為這種存儲器結(jié)構(gòu)非常適合主流的CMOS工藝流程,不需要增添任何額外的工藝步驟。如圖1a中所示的那樣
- 關(guān)鍵字:
SoC 存儲器 設(shè)計 ASIC 嵌入式 SRAM 工藝 實現(xiàn) 使用
- 引言隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級的單芯片,已能夠?qū)⑾到y(tǒng)級設(shè)計...
- 關(guān)鍵字:
IP核 SoC 接口技術(shù)
- FPGA入門知識,什么是FPGA?FPGA是英文Field Programmable Gate Array的縮寫,即現(xiàn)場可編程門陣列,它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路
- 關(guān)鍵字:
fpga ASIC 什么意思
- 堆棧處理器是一種專門面向嵌入式控制領(lǐng)域的處理器,其所有執(zhí)行過程均依賴于兩個硬件支持的堆棧:執(zhí)行數(shù)學(xué)表達(dá)式的數(shù)據(jù)堆棧(Data Stack)和保存子程序返回地址的返回堆棧(Return Stack),而不是大量的通用寄存器。堆棧處理器的特征使其相比較于RISC和CISC等通用寄存器處理器,更加適合應(yīng)用于嵌入式實時控制領(lǐng)域。本文在上述背景下,介紹了一個堆棧處理器的IP核,給出了其在Digilent公司的Nexys 3開發(fā)板上的實現(xiàn)結(jié)果,以及使用ModelSim SE 6.5C仿真測試的結(jié)果。
- 關(guān)鍵字:
嵌入式 IP核
- 摘要:介紹了一種用于高級型數(shù)碼相機(jī)的彩色TFT液晶顯示控制電路的設(shè)計。文中首先簡單給出了控制電路的設(shè)計要求,然后重點介紹電路中各模塊的設(shè)計以及FPGA驗證。整個電路作為數(shù)碼相機(jī)專用集成電路芯片的一部分采用TSM
- 關(guān)鍵字:
ASIC 實現(xiàn) 電路設(shè)計 控制 TFT 液晶顯示 彩色
- 隨著PC機(jī)和外圍設(shè)備的發(fā)展,傳統(tǒng)的并行接口和串行接口RS-232在易用性(即插即用)和端口擴(kuò)展等方面存在著一定...
- 關(guān)鍵字:
USB2.0接口 IP核 傳輸速率
- 基于ARM9的SD/MMC卡控制器的ASIC設(shè)計,摘 要:文章闡述了基于TD-SCDMA手機(jī)數(shù)字基帶芯片中SD/MMC卡控制器的工作原理與應(yīng)用,利用Verilog硬件描述語言對其實現(xiàn)。運(yùn)用ModelSim進(jìn)行了功能仿真,利用SMIC0.13微米工藝庫和SYNOPSYS的EDA工具對其綜合。經(jīng)過FPGA驗
- 關(guān)鍵字:
ASIC 設(shè)計 控制器 SD/MMC ARM9 基于
- 1 引言 長期以來,單片機(jī)以其性價比高、體積小、功能靈活等方面的獨(dú)特優(yōu)點被廣泛應(yīng)用。但受其內(nèi)部資 ...
- 關(guān)鍵字:
51單片機(jī) IP核
- ASIC 和 FPGA 具有不同的價值主張,在作出選擇前必須仔細(xì)評估。兩種種技術(shù)對比。這里介紹了 ASIC 和 FPGA 的優(yōu)勢與劣勢:
- 關(guān)鍵字:
賽靈思 ASIC FPGA
- 現(xiàn)場可編程門陣列 (FPGA) 是由通過可編程互連連接的可配置邏輯塊 (CLB) 矩陣構(gòu)成的可編程半導(dǎo)體器件。相對于專為特定設(shè)計定制構(gòu)建的專用集成電路 (ASIC) 而言,F(xiàn)PGA 能通過編程來滿足應(yīng)用和功能要求。
- 關(guān)鍵字:
賽靈思 FPGA ASIC
- 1 引言 隨著半導(dǎo)體工藝的發(fā)展,片上系統(tǒng)SOC已成為當(dāng)今一種主流技術(shù)。基于IP復(fù)用的SOC設(shè)計是通過用戶自定義邏輯(UDL)和連線將IP核整合為一個系統(tǒng),提高了設(shè)計效率,加快了設(shè)計過程,縮短了產(chǎn)品上市時間。但是隨著設(shè)
- 關(guān)鍵字:
BIST IP核 測試方案
asic ip核介紹
您好,目前還沒有人創(chuàng)建詞條asic ip核!
歡迎您創(chuàng)建該詞條,闡述對asic ip核的理解,并與今后在此搜索asic ip核的朋友們分享。
創(chuàng)建詞條