asic ip核文章進(jìn)入asic ip核技術(shù)社區(qū)

系統(tǒng)設(shè)計(jì)師只是盲動(dòng)的中間人嗎?

　　在嵌入式設(shè)計(jì)領(lǐng)域，系統(tǒng)設(shè)計(jì)被視為運(yùn)用高層次算法建模技術(shù)和軟件語(yǔ)言來(lái)描述可編程設(shè)備中的電子系統(tǒng)。傳統(tǒng)上，系統(tǒng)設(shè)計(jì)通過(guò)片上系統(tǒng)(SoC)設(shè)計(jì)(包含ASIC及FPGA)來(lái)實(shí)現(xiàn)，特別是FPGA越來(lái)越普遍。這種方法論面向軟件工程師，可以規(guī)避晦澀難懂的硬件描述語(yǔ)言(HDL)，同時(shí)駕輕就熟地管理復(fù)雜的SoC系統(tǒng)。　　在設(shè)計(jì)過(guò)程中，每個(gè)設(shè)計(jì)人員各司其職，所完成的各個(gè)設(shè)計(jì)部分最后被歸攏起來(lái)，構(gòu)成完整的產(chǎn)品設(shè)計(jì)。負(fù)責(zé)定義設(shè)計(jì)的各個(gè)組成部分并將其組合起來(lái)以滿足產(chǎn)品設(shè)計(jì)規(guī)范的人就是通觀產(chǎn)品開(kāi)發(fā)全局的人，多數(shù)情況下是系統(tǒng)設(shè)
關(guān)鍵字：嵌入式設(shè)計(jì) SoC ASIC 201008

軟件無(wú)線電設(shè)計(jì)中ASIC、FPGA和DSP的選擇

ASIC、FPGA和DSP的應(yīng)用領(lǐng)域呈現(xiàn)相互覆蓋的趨勢(shì)，使設(shè)計(jì)人員必須在軟件無(wú)線電結(jié)構(gòu)設(shè)計(jì)中重新考慮器件選擇...
關(guān)鍵字： FPGA ASIC DSP 軟件無(wú)線電

歐勝myZone技術(shù)為耳機(jī)和耳麥提供數(shù)字環(huán)境噪聲消除專(zhuān)用電路

　　歐勝微電子有限公司今日宣布推出編號(hào)為WM2002的創(chuàng)新型立體聲耳機(jī)驅(qū)動(dòng)器，它是全球第一款可商業(yè)應(yīng)用的環(huán)境噪聲消除(ANC)特定用途集成電路(ASIC)。WM2002帶有歐勝革命性的myZone™數(shù)字環(huán)境噪音消除(ANC)技術(shù)，它將確保全球電子制造商們?yōu)橄M(fèi)者提供高性價(jià)比的、針對(duì)主流市場(chǎng)的、帶噪音消除的耳機(jī)和耳麥。　　WM2002采用獨(dú)有的前饋噪音消除技術(shù)，可提供同類(lèi)最佳的數(shù)字ANC性能，最高的峰值主動(dòng)環(huán)境噪音消除可達(dá)30dB。通過(guò)聲學(xué)實(shí)現(xiàn)手段，WM2002可主動(dòng)消除頻率高達(dá)3.5K
關(guān)鍵字：歐勝微電子 ASIC 驅(qū)動(dòng)器 WM2002

如何選用軟件無(wú)線電結(jié)構(gòu)設(shè)計(jì)器件

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：軟件無(wú)線電 ASIC FPGA

賽靈思28納米FPGA明年量產(chǎn)　強(qiáng)攻ASIC陣地

　　現(xiàn)場(chǎng)可編程邏輯閘陣列芯片(FPGA)近年來(lái)加速取代特殊應(yīng)用芯片(ASIC)市場(chǎng)，F(xiàn)PGA雙雄賽靈思(Xilinx)與阿爾特拉(Altera)先后推出28納米FPGA產(chǎn)品，可望加速FPGA取代ASIC市場(chǎng)，賽靈思亞太區(qū)營(yíng)銷(xiāo)及應(yīng)用總監(jiān)張宇清指出，28納米FPGA可大幅提升效能，并降低功耗與價(jià)格，拓展以往FPGA無(wú)法取代的ASIC市場(chǎng)，加速FPGA 市場(chǎng)的成長(zhǎng)力道。　　張宇清指出，F(xiàn)PGA要取代ASIC市場(chǎng)有4大障礙，包括需要提高更大的容量、更高的系統(tǒng)效能、更低的功耗與更低的成本，過(guò)去在40納米雖然已有
關(guān)鍵字： FPGA ASIC 28納米

軟件無(wú)線電設(shè)計(jì)中ASIC、FPGA和DSP的選擇策略

本文從可編程性、集成度、開(kāi)發(fā)周期、性能和功率五個(gè)方面論述了選擇ASIC、FPGA和DSP的重要準(zhǔn)則。
關(guān)鍵字： DSP 選擇策略 FPGA ASIC 無(wú)線電設(shè)計(jì) 軟件收發(fā)器

DDR3存儲(chǔ)器接口控制器IP加速數(shù)據(jù)處理應(yīng)用

DDR3存儲(chǔ)器系統(tǒng)可以大大提升各種數(shù)據(jù)處理應(yīng)用的性能。然而，和過(guò)去幾代（DDR和DDR2）器件相比，DDR3存儲(chǔ)器器件...
關(guān)鍵字： FPGA IP核 DDR3 數(shù)據(jù)處理

可編程ASIC器件主從式下載開(kāi)發(fā)系統(tǒng)的設(shè)計(jì)

1引言當(dāng)前在EDA領(lǐng)域，只要具備臺(tái)式或筆記本電腦并裝有工具軟件，就可以方便地對(duì)可編程ASIC（CPLD/FPGA）...
關(guān)鍵字： FPGA ASIC 嵌入式 EDA ISP

PicoBlaze軟核處理器實(shí)現(xiàn)低速話音編解碼系統(tǒng)

關(guān)鍵字： ML7204 低速話音壓縮編碼微處理器PicoBlaze IP核

萊迪思半導(dǎo)體與Helion發(fā)布用于視頻安全和監(jiān)控?cái)z像機(jī)的IP核

　　萊迪思半導(dǎo)體公司(NASDAQ: LSCC)與Helion今天宣布他們已經(jīng)發(fā)布知識(shí)產(chǎn)權(quán)(IP)核用于視頻安全和監(jiān)控?cái)z像機(jī)市場(chǎng)。針對(duì)LatticeXP2™、LatticeECP2M™和LatticeECP3™FPGA系列，Helion展示了其IONOS流水線型視頻IP和Vesta評(píng)估平臺(tái)。Helion Vesta評(píng)估平臺(tái)是一個(gè)完全獨(dú)立的平臺(tái)，能夠開(kāi)發(fā)和實(shí)現(xiàn)針對(duì)攝像機(jī)系統(tǒng)的圖像流水線技術(shù)，尤其是緊湊形式的視頻安全應(yīng)用，如網(wǎng)絡(luò)IP和球型攝像機(jī)。　　Helion的Ves
關(guān)鍵字： Lattice 視頻監(jiān)控視頻安全 IP核

用EDA設(shè)計(jì)全數(shù)字三相昌閘管觸發(fā)器IP軟核

IP(IntellectualPropcrty)就是常說(shuō)的知識(shí)產(chǎn)權(quán)。美國(guó)Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為用于ASIC...
關(guān)鍵字： IP核晶閘管 EDA VHDL

基于IP核復(fù)用的微處理器FSPLCSOC模塊

關(guān)鍵字： SOC IP核復(fù)用

印度半導(dǎo)體市場(chǎng)增長(zhǎng)15％

　　按印度半導(dǎo)體聯(lián)盟(ISA) 報(bào)道，隨著印度國(guó)內(nèi)電子市場(chǎng)的迅速增長(zhǎng)，電子工業(yè)的發(fā)展己被國(guó)內(nèi)提到議事日程上來(lái)。　　按ISA的一份研究報(bào)告，2009印度半導(dǎo)體市場(chǎng)達(dá)54億美元及到2011年可能增長(zhǎng)達(dá)到80億美元以上，年均增長(zhǎng)率可達(dá)22%。　　按ISA的數(shù)據(jù)，2009印度存儲(chǔ)器芯片市場(chǎng)為13億美元，ASSP芯片市場(chǎng)為11億美元，微處理器芯片7.34億美元，ASIC芯片5.81億美元，模擬功率芯片3.38億美元，模擬混合訊號(hào)芯片3.34億美元，傳感器芯片1.54億美元，Logic/FPGA 1.34億美
關(guān)鍵字： ASIC 存儲(chǔ)器模擬功率芯片

意法半導(dǎo)體與清華大學(xué)建立長(zhǎng)期研發(fā)戰(zhàn)略合作伙伴關(guān)系

　　意法半導(dǎo)體與清華大學(xué)深圳研究生院達(dá)成建立長(zhǎng)期研發(fā)戰(zhàn)略合作伙伴關(guān)系。從2002年建立ASIC專(zhuān)用集成電路合作研究中心開(kāi)始，本戰(zhàn)略合作協(xié)議的簽訂代表雙方的合作關(guān)系已進(jìn)入第二階段。　　意法半導(dǎo)體將在數(shù)字多媒體芯片和應(yīng)用軟件以及先進(jìn)模擬芯片和應(yīng)用軟件方面為清華大學(xué)提供工程項(xiàng)目、技術(shù)支持和先進(jìn)設(shè)計(jì)工具。根據(jù)本協(xié)議的規(guī)定，意法半導(dǎo)體還將向清華大學(xué)深圳研究生院提供5年的研發(fā)經(jīng)費(fèi)，每年100萬(wàn)人民幣，并負(fù)責(zé)每年研發(fā)項(xiàng)目全面評(píng)審。　　清華大學(xué)深圳研究生院和清華大學(xué)電子工程系將為雙方的長(zhǎng)期研發(fā)合作提供充足的人才資
關(guān)鍵字： ST ASIC

回看過(guò)去10年芯片仿真驗(yàn)證

　　全球IC設(shè)計(jì)與10年之前有很大差別，那時(shí)EVE公司剛開(kāi)始設(shè)計(jì)它的第一個(gè)產(chǎn)品。在2000年時(shí)半導(dǎo)體業(yè)正狂熱的進(jìn)入一個(gè)新時(shí)代。　　回看那時(shí)，工藝技術(shù)是180納米及設(shè)計(jì)晶體管的平均數(shù)在2000萬(wàn)個(gè)。一個(gè)ASIC平均100萬(wàn)門(mén)，而大的設(shè)計(jì)到1000萬(wàn)門(mén)及最大的設(shè)計(jì)在1億個(gè)門(mén)。僅只有很少部分設(shè)計(jì)從功能上采用嵌入式軟件。　　驗(yàn)證占整個(gè)設(shè)計(jì)周期的70%時(shí)間及僅只有在大的CPU或圖像芯片設(shè)計(jì)中才采用仿真emulation。在2000年EVE的仿真系統(tǒng)能夠進(jìn)行60萬(wàn)門(mén)的ASIC，幾乎己到極限。　　到2010
關(guān)鍵字：芯片設(shè)計(jì) ASIC 仿真驗(yàn)證