asic ip核文章進(jìn)入asic ip核技術(shù)社區(qū)

如何仿真IP核（建立modelsim仿真庫完整解析）

　　IP核生成文件：（Xilinx/Altera 同）　　IP核生成器生成 ip 后有兩個(gè)文件對(duì)我們比較有用，假設(shè)生成了一個(gè) asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－>Language Template->COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調(diào)用了 xilinx 行為模型庫的模塊，仿真時(shí)該文件也要加入工程。（在 ISE中點(diǎn)中該核，在對(duì)應(yīng)的 processes 窗口中
關(guān)鍵字： IP核

Achronix推出全球速度最快的FPGA

　　日前，Achronix 半導(dǎo)體公司宣布全球速度最快的 FPGA 現(xiàn)已開始供貨。Speedster 系列的首款產(chǎn)品為 SPD60，該產(chǎn)品系列的速度可達(dá) 1.5 GHz，性能比現(xiàn)有 FPGA 提高了 3 倍。　　參加 Achronix 早期試用合作的客戶已經(jīng)利用 Speedster 在需要類似 ASIC 性能的應(yīng)用中取得了重大成功，這些應(yīng)用包括網(wǎng)絡(luò)、電信、測試與測量、加密以及其他高性能應(yīng)用。Speedster 系列 FPGA 非常適用于上述各應(yīng)用類型。　　Achronix 與領(lǐng)先的合成技術(shù)廠商合作
關(guān)鍵字： FPGA Achronix 半導(dǎo)體 ASIC

芯片是提升產(chǎn)業(yè)競爭力之本

　　芯片是一個(gè)產(chǎn)業(yè)鏈的終結(jié)，也是另一個(gè)產(chǎn)業(yè)鏈的開始，而產(chǎn)業(yè)鏈起點(diǎn)的高度往往決定了產(chǎn)業(yè)整體發(fā)展的高度。　　近日，在安捷倫公司的數(shù)字測量論壇上，雖然大會(huì)的主題是數(shù)字設(shè)計(jì)測量的未來發(fā)展，但安捷倫著力和大家分享的卻是自己在示波器產(chǎn)品設(shè)計(jì)方面的理念和經(jīng)驗(yàn)。安捷倫強(qiáng)調(diào)，要開發(fā)出高性能示波器必須具有自己開發(fā)專用芯片的能力，安捷倫可以在將示波器作為重點(diǎn)的這幾年取得高速增長，根本在于原有的RF設(shè)計(jì)能力大幅提升了示波器產(chǎn)品的性能，使之快速趕上競爭對(duì)手的產(chǎn)品，即示波器產(chǎn)品的突破來源于芯片技術(shù)的提升。　　一個(gè)以測試儀器為
關(guān)鍵字：芯片 ASIC 數(shù)字測量安捷倫 200809

基于單片機(jī)和CPLD的數(shù)字頻率計(jì)的設(shè)計(jì)

　　引言　　在傳統(tǒng)的控制系統(tǒng)中，通常將單片機(jī)作為控制核心并輔以相應(yīng)的元器件構(gòu)成一個(gè)整體。但這種方法硬件連線復(fù)雜、可靠性差，且在實(shí)際應(yīng)用中往往需要外加擴(kuò)展芯片，這無疑會(huì)增大控制系統(tǒng)的體積，還會(huì)增加引入干擾的可能性。對(duì)一些體積小的控制系統(tǒng)，要求以盡可能小的器件體積實(shí)現(xiàn)盡可能復(fù)雜的控制功能，直接應(yīng)用單片機(jī)及其擴(kuò)展芯片就難以達(dá)到所期望的效果。　　復(fù)雜可編程邏輯器件（CPLD）具有集成度高、運(yùn)算速度快、開發(fā)周期短等特點(diǎn)，它的出現(xiàn)，改變了數(shù)字電路的設(shè)計(jì)方法、增強(qiáng)了設(shè)計(jì)的靈活性。基于此，本文提出了一種采用Alt
關(guān)鍵字： CPLD 開發(fā)環(huán)境單片機(jī) 元器件 VHDL ASIC

eASIC推出新一代45nm結(jié)構(gòu)化ASIC

　　半導(dǎo)體調(diào)研機(jī)構(gòu)Gartner多年來一直在跟蹤ASIC設(shè)計(jì)項(xiàng)目數(shù)量，其趨勢已經(jīng)無疑被認(rèn)定向下。最新技術(shù)的ASIC設(shè)計(jì)費(fèi)用已經(jīng)上升到一個(gè)很高點(diǎn)，以致許多中小規(guī)模的公司用不起而只能采用FPGA。而ASIC只有依靠正在研發(fā)的各種降低其設(shè)計(jì)費(fèi)用的新方法才有希望挽回頹勢。　　擁有獨(dú)特的過孔層布線定制專利技術(shù)以及零掩模費(fèi)和無最低訂貨量限制的新結(jié)構(gòu)化ASIC平臺(tái)供應(yīng)商eASIC在其90nm Nextreme ASIC產(chǎn)品的基礎(chǔ)上，又發(fā)布了其新一代Nextreme-2系列產(chǎn)品。Nextreme-2系列是目前市面上唯
關(guān)鍵字： ASIC FPGA 信號(hào)處理富士通

世芯、SONY半導(dǎo)體合作提供先進(jìn)封裝方案

　　世芯電子（Alchip Technologies）日前宣布與SONY半導(dǎo)體事業(yè)部（SONY Semiconductor Group）成為封裝技術(shù)的合作伙伴，以提升其全球客戶在先進(jìn)SoC/ASIC解決方案方面的服務(wù)。　　世芯總裁暨執(zhí)行長關(guān)建英表示，今天的產(chǎn)品需要最小芯片尺寸、增加內(nèi)存容量以及整合不同種類的內(nèi)存在多芯片封裝（Multi-Chip Package）上。透過SONY的先進(jìn)技術(shù)以及世芯縮短產(chǎn)品上市時(shí)程的能力，我們將能協(xié)助客戶使用更先進(jìn)的解決方案。　　世芯電子主要業(yè)務(wù)包含供多元化晶圓廠選擇
關(guān)鍵字：封裝世芯 SONY SoC ASIC

基于SOC應(yīng)用的運(yùn)算放大器IP核設(shè)計(jì)

摘要：基于SOC應(yīng)用，采用TSMC 0.18μm CMOS工藝，設(shè)計(jì)實(shí)現(xiàn)了一個(gè)低電壓、高增益的恒跨導(dǎo)軌到軌運(yùn)算放大器IP核。該運(yùn)放采用了一倍電流鏡跨導(dǎo)恒定方式和新型的共柵頻率補(bǔ)償技術(shù)，比傳統(tǒng)結(jié)構(gòu)更加簡單高效。用Hspice對(duì)整個(gè)電路進(jìn)行仿真，在1.8V電源電壓、10pF負(fù)載電容條件下，其直流開環(huán)增益達(dá)到103.5dB，相位裕度為60.5度，輸入級(jí)跨導(dǎo)最大偏差低于3％。關(guān)鍵詞：運(yùn)算放大器；軌到軌；共柵頻率補(bǔ)償；IP核　　1引言　　在SOC的模擬集成電路設(shè)計(jì)中，使用簡單的電路結(jié)構(gòu)
關(guān)鍵字： SOC 運(yùn)算放大器軌到軌共柵頻率補(bǔ)償 IP核

示波器技術(shù)不斷進(jìn)步國內(nèi)廠商向中高端漸進(jìn)

　　中國示波器產(chǎn)業(yè)界要在市場經(jīng)濟(jì)條件下爭得一席之地，不但要準(zhǔn)確分析國外公司的產(chǎn)品現(xiàn)狀及發(fā)展趨勢，還要仔細(xì)分析國內(nèi)的市場及需求狀況，不能盲目跟風(fēng)，應(yīng)實(shí)事求是分析自己的實(shí)際水平，研發(fā)符合中國市場特色，滿足中國用戶各層次需求的產(chǎn)品。　　示波器作為時(shí)間域電子測量儀器，在測量領(lǐng)域應(yīng)用極其廣泛，無論是電子電路及電子信息系統(tǒng)的研發(fā)、實(shí)驗(yàn)、培訓(xùn)，還是生產(chǎn)制造、故障診斷、試驗(yàn)檢測等場所，到處都能見到示波器的身影。　　向高帶寬高采樣速率多功能方向發(fā)展　　隨著信息和通信技術(shù)的持續(xù)創(chuàng)新與發(fā)展，各類行業(yè)標(biāo)準(zhǔn)的不斷引入，
關(guān)鍵字：示波器電子測量綠揚(yáng) ASIC 微處理器

IC業(yè)在拐點(diǎn)生存

分析了IC業(yè)的眾多特點(diǎn)，例如從90nm向65nm、45nm、32nm、22nm等拐點(diǎn)演進(jìn)的困難，以及ESL、DFM拐點(diǎn)，制造是設(shè)計(jì)的拐點(diǎn)，F(xiàn)PGA與ASIC之間的拐點(diǎn)等熱門問題。
關(guān)鍵字： EDA 65nm 45nm 22nm 光刻處理器 FPGA ASIC 200808

FPGA躋身汽車系統(tǒng)關(guān)鍵應(yīng)用領(lǐng)域

　　消費(fèi)者迫切需求的輔助駕駛系統(tǒng)技術(shù)需要具有先進(jìn)精密功能且外形尺寸又非常小的高可靠性元件。由于這些系統(tǒng)尺寸很小，而且彼此非?？拷虼诉€要求器件具有超低功耗和良好的耐久性?？臻g受限的系統(tǒng)在設(shè)計(jì)方面存在的熱可靠性問題可通過采用較少的元件及超低的功耗來解決。Actel公司以Flash為基礎(chǔ)的ProASIC3 FPGA具有固件錯(cuò)誤免疫力、低功耗和小外形尺寸等優(yōu)勢，因而消除了FPGA（現(xiàn)場可編程門陣列）用于安全關(guān)鍵汽車應(yīng)用領(lǐng)域的障礙。　　汽車工程師過去通常依賴于MCU(微控制器)和定制ASIC（專用集成電
關(guān)鍵字： FPGA ASIC MCU ProASIC3 半導(dǎo)體器件

FPGA應(yīng)用愈加廣泛行業(yè)演進(jìn)呈現(xiàn)三大趨勢

　　FPGA（現(xiàn)場可編程邏輯器件）產(chǎn)品的應(yīng)用領(lǐng)域已經(jīng)從原來的通信擴(kuò)展到消費(fèi)電子、汽車電子、工業(yè)控制、測試測量等廣泛的領(lǐng)域。而應(yīng)用的變化也使FPGA產(chǎn)品近幾年的演進(jìn)趨勢越來越明顯：一方面，F(xiàn)PGA供應(yīng)商致力于采用當(dāng)前最先進(jìn)的工藝來提升產(chǎn)品的性能，降低產(chǎn)品的成本；另一方面，越來越多的通用IP（知識(shí)產(chǎn)權(quán)）或客戶定制IP被引入FPGA中，以滿足客戶產(chǎn)品快速上市的要求。此外，F(xiàn)PGA企業(yè)都在大力降低產(chǎn)品的功耗，滿足業(yè)界越來越苛刻的低功耗需求。　　第一時(shí)間采用新工藝提升性能降低成本　　半導(dǎo)體產(chǎn)品的集成度和成本
關(guān)鍵字： FPGA ASIC SRAM 低功耗

基于FPGA的QPSK信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

前言　　調(diào)相脈沖信號(hào)可以獲得較大的壓縮比，它作為一種常用的脈沖壓縮信號(hào)，在現(xiàn)代雷達(dá)及通信系統(tǒng)中獲得了廣泛應(yīng)用。隨著近年來軟件無線電技術(shù)和電子技術(shù)的發(fā)展，DDS（直接數(shù)字頻率合成）用于實(shí)現(xiàn)信號(hào)產(chǎn)生的應(yīng)用越來越廣。DDS技術(shù)從相位的概念出發(fā)進(jìn)行頻率合成，它采用數(shù)字采樣存儲(chǔ)技術(shù)，可以產(chǎn)生點(diǎn)頻、線性調(diào)頻、ASK、PSK及FSK等各種形式的信號(hào)，其幅度和相位一致性好，具有電路控制簡單、相位精確、頻率分辨率高、頻率切換速度快、輸出信號(hào)相位噪聲低、易于實(shí)現(xiàn)全數(shù)字化設(shè)計(jì)等突出優(yōu)點(diǎn)。　　目前，DDS的ASIC芯片如
關(guān)鍵字： FPGA 信號(hào)源 ASIC QPSK DDS

保護(hù)敏感IC元件

　　為了成本，集成度和性能等指標(biāo)，采用高速串行數(shù)據(jù)接口，并且減小半導(dǎo)體制造布局是非常有必要的。但這種較小的器件更容易受到較低電壓和電流所造成的靜電損傷。另外，用于高速數(shù)據(jù)線上的低電容ESD保護(hù)器件在電容減小的同時(shí)，動(dòng)態(tài)電阻會(huì)變大，這會(huì)使它們保護(hù)系統(tǒng)敏感IC元件的能力變差。　　對(duì)于傳統(tǒng)的ESD保護(hù)方案，強(qiáng)大的靜電放電保護(hù)與良好的信號(hào)完整性是一對(duì)矛盾。有一些ASIC根本無法在保證信號(hào)完整性的同時(shí)，有效地進(jìn)行ESD保護(hù)。　　數(shù)據(jù)表說明書　　系統(tǒng)設(shè)計(jì)者通常用器件數(shù)據(jù)表上標(biāo)注的ESD等級(jí)來比較其ESD保
關(guān)鍵字： ASIC IC元件 ESD CMD

基于SOPC的視頻采集系統(tǒng)設(shè)計(jì)

　　0 引言　　視頻采集的主流實(shí)現(xiàn)方案有兩種：一是基于ASIC，該方案一般采用意法、AMD等公司的專用視頻處理芯片；二是基于DSP，主要采用TI、ADI等公司的DSP信號(hào)處理器。它們作為輔處理器，可在主CPU控制下進(jìn)行視頻信號(hào)的采集壓縮。隨著FPGA的發(fā)展，通過SOPC技術(shù)實(shí)現(xiàn)視頻采集已成為一種易于開發(fā)、設(shè)計(jì)靈活的方案。而這主要得益于IP復(fù)用技術(shù)的發(fā)展。在FPGA上構(gòu)建復(fù)雜嵌入式系統(tǒng)可利用既有的功能模塊及其驅(qū)動(dòng)程序。該方案具有更大的集成度和靈活性，因而必將成為電子設(shè)計(jì)發(fā)展的一大趨勢。　　本文介紹了
關(guān)鍵字： SOPC 視頻采集 DSP ASIC FPGA

ATM流量控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)

　　0 引言　　ATM異步傳遞方式是建立在電路交換和分組交換基礎(chǔ)上的一種面向連接的快速分組交換技術(shù)，它采用定長分組作為傳輸和交換的單位，并具有端到端QOS保證、完善的流量控制和擁塞控制，以及較好的技術(shù)綜合能力等優(yōu)勢，這些都是目前的IP技術(shù)所不及的。和傳統(tǒng)的STM電路相比，ATM技術(shù)對(duì)數(shù)據(jù)交換中猝發(fā)分組的適應(yīng)能力和傳輸線路的利用率都是很高的。雖然，由于靈活性和價(jià)格的原因，ATM技術(shù)沒有獲得預(yù)期的成功，但其流量控制機(jī)制對(duì)當(dāng)前變長分組骨干網(wǎng)的流量控制還是具有重要的參考價(jià)值，所以有必要對(duì)ATM的流量控制及其實(shí)
關(guān)鍵字： IP核 ATM 流量控制器 CPLD FPGA