cadence 文章 進入cadence技術(shù)社區(qū)
全新Cadence Virtuoso系統(tǒng)設(shè)計平臺幫助實現(xiàn)IC、封裝和電路板無縫集成的設(shè)計流程
- 楷登電子(美國Cadence公司)今日發(fā)布全新Cadence? Virtuoso? System Design Platform(Virtuoso系統(tǒng)設(shè)計平臺),結(jié)合Cadence Virtuoso平臺與Allegro? 及Sigrity?技術(shù),打造一個正式的、優(yōu)化的自動協(xié)同設(shè)計與驗證流程。多項跨平臺技術(shù)的高度集成幫助設(shè)計工程師實現(xiàn)芯片、封裝和電路板的同步和協(xié)同設(shè)計。這一過程在此之前只能通過手動完成,全新Virtuoso系統(tǒng)設(shè)計平臺可以實現(xiàn)流
- 關(guān)鍵字: Cadence Virtuoso
Cadence擴展JasperGold平臺用于高級形式化RTL簽核
- 楷登電子(美國Cadence公司)今日正式發(fā)布JasperGold? 形式驗證平臺擴展版,引入高級形式化驗證技術(shù)的JasperGold Superlint和Clock Domain Crossing (CDC)應(yīng)用,以滿足JasperGold形式驗證技術(shù)在RTL設(shè)計領(lǐng)域的簽核要求。較現(xiàn)有驗證解決方案,Superlint和CDC應(yīng)用提高了IP設(shè)計質(zhì)量,后期RTL變更最高減少80%, IP開發(fā)時間縮短4周。如需了解更多關(guān)于JasperGold技術(shù)
- 關(guān)鍵字: Cadence RTL
Cadence數(shù)字、簽核與定制/模擬工具助力實現(xiàn)三星7LPP和8LPP工藝技術(shù)
- 楷登電子(美國 Cadence 公司) 今日宣布其數(shù)字、簽核與定制/模擬工具成功在三星電子公司7LPP和8LPP工藝技術(shù)上實現(xiàn)。較前代高階工藝節(jié)點FinFET技術(shù),7LPP和8LPP工藝技術(shù)不僅進一步優(yōu)化了功耗、性能和面積特性,擴展能力也更為出色。目前,客戶已經(jīng)可以應(yīng)用下一代技術(shù)開始早期設(shè)計?! adence定制/模擬、數(shù)字和簽核工具全面滿足三星工藝需求,支持實現(xiàn)7LPP和8LPP工藝技術(shù);三星客戶可開發(fā)各類復(fù)雜的高階節(jié)點設(shè)計,充分滿足移動市場和其他垂直市場的應(yīng)用需求。
- 關(guān)鍵字: Cadence 7LPP
Cadence弄潮神經(jīng)網(wǎng)絡(luò),發(fā)布高性能DSP IP
- 作者 王瑩 近日,Cadence發(fā)布了首款面向汽車、監(jiān)控、無人機和移動市場的神經(jīng)網(wǎng)絡(luò)DSP IP,引起了業(yè)界的關(guān)注?!adence公司Tensilica事業(yè)部資深市場群總監(jiān)Steve Roddy專程來到北京,向媒體介紹其特點?! ≡谏窠?jīng)網(wǎng)絡(luò)的器件方面,英偉達(dá)主宰了通用GPU。此次Cadence Tensilica發(fā)布的神經(jīng)網(wǎng)絡(luò)DSP IP則是面向嵌入式芯片?! ⊥ǔF渌焉痰姆桨甘敲嫦蛞粋€卷積神經(jīng)網(wǎng)絡(luò)(CNN)層,而最新的Cadence Tensilica Vision C5 DSP由于可配置,可以面
- 關(guān)鍵字: Cadence 神經(jīng)網(wǎng)絡(luò)DSP IP Steve Roddy 201706
Cadence弄潮神經(jīng)網(wǎng)絡(luò),發(fā)布高性能DSP IP
- 近日,Cadence發(fā)布了首款面向汽車、監(jiān)控、無人機和移動市場的神經(jīng)網(wǎng)絡(luò)DSP?IP,引起了業(yè)界的關(guān)注?! 嶋H上,多家公司正在推出或研制神經(jīng)網(wǎng)絡(luò)IP、c/解決方案。Cadence的方案有何優(yōu)勢?Cadence公司Tensilica事業(yè)部資深市場群總監(jiān)Steve?Roddy為此專程來到北京,向媒體介紹其特點?! ision?C5概況 在神經(jīng)網(wǎng)絡(luò)的器件方面,英偉達(dá)主宰了通用GPU。此次Cadence?Tensilica發(fā)布的神經(jīng)網(wǎng)絡(luò)DSP?IP則是面
- 關(guān)鍵字: Cadence 芯片
Cadence發(fā)布業(yè)界首款面向汽車、監(jiān)控、無人機和移動市場的神經(jīng)網(wǎng)絡(luò)DSP IP
- 楷登電子(美國Cadence公司)今日正式公布業(yè)界首款獨立完整的神經(jīng)網(wǎng)絡(luò)DSP —Cadence? Tensilica? Vision C5 DSP,面向?qū)ι窠?jīng)網(wǎng)絡(luò)計算能力有極高要求的視覺設(shè)備、雷達(dá)/光學(xué)雷達(dá)和融合傳感器等應(yīng)用量身優(yōu)化。針對車載、監(jiān)控安防、無人機和移動/可穿戴設(shè)備應(yīng)用,Vision C5 DSP 1TMAC/s的計算能力完全能夠勝任所有神經(jīng)網(wǎng)絡(luò)的計算任務(wù)。如需了解更多內(nèi)容,請參訪www.cadence.co
- 關(guān)鍵字: Cadence DSP
Cadence發(fā)布7納米工藝Virtuoso先進工藝節(jié)點擴展平臺
- 楷登電子(美國Cadence公司)今日正式發(fā)布針對7nm工藝的全新Virtuoso® 先進工藝節(jié)點平臺。通過與采用7nm FinFET工藝的早期客戶展開緊密合作,Cadence成功完成了Virtuoso定制設(shè)計平臺的功能拓展,新平臺能幫助客戶管理由于先進工藝所導(dǎo)致的更復(fù)雜的設(shè)計以及特殊的工藝效應(yīng)。新版Virtuoso先進工藝平臺同樣支持所有主流FinFET先進節(jié)點,性能已得到充分認(rèn)證;同時提高了7nm工藝的設(shè)計效率。 為了應(yīng)對7nm設(shè)計的眾多技術(shù)挑戰(zhàn),Virtuoso先進工藝平臺提供豐富
- 關(guān)鍵字: Cadence Virtuoso
【E課堂】簡介:國內(nèi)流行的PCB設(shè)計軟件
- PCB設(shè)計軟件就是以電路原理圖為根據(jù),實現(xiàn)電路設(shè)計所需的功能。電路板的設(shè)計主要指版圖設(shè)計,需要考慮元器件和連線的整體布局,包括內(nèi)部電子元件的優(yōu)化布局;金屬連線和通孔的優(yōu)化布局;電磁防護;散熱等各種因素。優(yōu)秀的PCB設(shè)計能夠達(dá)到良好的電路性能和散熱性能,節(jié)約生產(chǎn)成本。PCB設(shè)計需要借助計算機輔助設(shè)計(EDA)實現(xiàn)。下面介紹幾款國內(nèi)流行的PCB設(shè)計軟件。 Protel/Altium Designer 國內(nèi)低端設(shè)計的主流,簡單易學(xué),適合初學(xué)者。國內(nèi)使用protel還是有相當(dāng)有市場,畢竟小公司
- 關(guān)鍵字: PADS Cadence
Cadence發(fā)布大規(guī)模并行物理簽核解決方案Pegasus驗證系統(tǒng)
- 楷登電子(美國 Cadence 公司)今日正式發(fā)布Pegasus?驗證系統(tǒng),該云計算(cloud-ready)大規(guī)模并行物理簽核解決方案將助工程師縮短先進節(jié)點IC的上市時間。Pegasus?驗證系統(tǒng)解決方案是全流程Cadence數(shù)字設(shè)計與簽核套件的新成員,可擴展至數(shù)百CPU,設(shè)計規(guī)則檢查(DRC)性能最高可提升10倍,周轉(zhuǎn)時間較上一代Cadence? 解決方案由數(shù)日降至數(shù)小時。如需了解Pegasus驗證系統(tǒng)的詳細(xì)內(nèi)容,請參訪www.cadence.com/go/pegas
- 關(guān)鍵字: Cadence Pegasus
Cadence與TSMC合作12FFC工藝技術(shù),驅(qū)動IC設(shè)計創(chuàng)新
- 楷登電子(美國 Cadence 公司)今日正式公布其與臺灣積體電路制造股份有限公司(TSMC)全新12nm FinFET緊湊型(12FFC)工藝技術(shù)開發(fā)的合作內(nèi)容。憑借Cadence? 數(shù)字與Signoff解決方案、定制/模擬電路仿真解決方案及IP,系統(tǒng)級芯片(SoC)設(shè)計師可以利用12FFC工藝開發(fā)正在快速發(fā)展的中端移動和高端消費電子應(yīng)用。上述應(yīng)用對PPA性能(功耗、性能和面積)的要求更高,為此,Cadence正與12FFC工藝的早期客戶開展緊密合作?! a
- 關(guān)鍵字: Cadence TSMC
cadence介紹
EDA仿真軟件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的電子設(shè)計技術(shù)(Electronic Design Technologies)、程序方案服務(wù)和設(shè)計服務(wù)供應(yīng)商。其解決方案旨在提升和監(jiān)控半導(dǎo) [ 查看詳細(xì) ]
相關(guān)主題
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473