色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

<abbr id="ejfys"><strong id="ejfys"><cite id="ejfys"></cite></strong></abbr>

<rp id="ejfys"></rp>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld／fpga

cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于CPLD及DDS的正交信號源濾波器的設(shè)計

1 引言由于傳統(tǒng)的多波形函數(shù)信號發(fā)生器需采用大量分離元件才能實現(xiàn)，且設(shè)計復(fù)雜，這里提出一種基于CPLD的多波形函數(shù)信號發(fā)生器。它采用CPLD作為函數(shù)信號發(fā)生器的處理器，以單片機(jī)和CPLD為核心，輔以必要的模擬和數(shù)字
關(guān)鍵字： CPLD DDS 信號源濾波器

基于FPGA的CCD數(shù)據(jù)采集系統(tǒng)的設(shè)計

1引言隨著數(shù)字技術(shù)的進(jìn)步與發(fā)展，對于數(shù)據(jù)傳輸?shù)母咚俾市院蜁r實性提出了很高的要求，IEEE1394協(xié)議的出現(xiàn)，很好地解決了該問題。IEEE1394又名FIReWire，是一種高速串行總線，已經(jīng)發(fā)展了IEEE1394b提供最高達(dá)3.2 Gb/s的
關(guān)鍵字： FPGA CCD 數(shù)據(jù)采集系統(tǒng)

基于FPGA的逆變控制系統(tǒng)的研究

在研究Delta變換型UPS拓?fù)浣Y(jié)構(gòu)的基礎(chǔ)上，通過改進(jìn)逆變器的控制方法，提出了一種基于現(xiàn)場可編程門陣列(FPGA)的SPWM控制器實現(xiàn)方案。該控制器具有載波、調(diào)制波的頻率和幅度均可在線調(diào)節(jié)，死區(qū)時間可預(yù)置，并具有閉環(huán)調(diào)節(jié)功能等特點(diǎn)。整個電路通過FPGA芯片實現(xiàn)，采用硬件描述語言(VHDL)與原理圖輸入相結(jié)合的方法，完成了整個功能模塊的設(shè)計，使得控制系統(tǒng)更加簡單可靠。對所設(shè)計的控制器進(jìn)行了功能和時序仿真，仿真結(jié)果驗證了設(shè)計的正確性和可行性。
關(guān)鍵字： FPGA 逆變控制系統(tǒng)

基于CMOS圖像傳感器的視頻采集系統(tǒng)設(shè)計

提出了一種采用Altera公司CycloneⅡ系列的FPGA作為主控芯片，采用OV7670這款CMOS圖像傳感器作為視頻信號源并采用SRAM(靜態(tài)隨機(jī)存儲器)作為數(shù)據(jù)緩存的實用方案，實現(xiàn)了對圖像傳感器寄存器配置、圖像傳感器輸出信號采集、圖像數(shù)據(jù)格式轉(zhuǎn)換、圖像數(shù)據(jù)緩存及最終在VGA顯示器上進(jìn)行圖像顯示的一系列過程。該視頻采集系統(tǒng)設(shè)計能夠很好地滿足實時圖像的輸出需求。
關(guān)鍵字：視頻采集 OV7670 FPGA SRAM VGA

基于FPGA的數(shù)字三相鎖相環(huán)優(yōu)化設(shè)計

數(shù)字三相鎖相環(huán)中含有大量乘法運(yùn)算和三角函數(shù)運(yùn)算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實現(xiàn)三角函數(shù)運(yùn)算，并用Vetilog HDL硬件描述語言對優(yōu)化前后的算法進(jìn)行了編碼實現(xiàn)。仿真和實驗結(jié)果表明，優(yōu)化后的數(shù)字三相鎖相環(huán)大大節(jié)省了FPGA的資源，并能快速、準(zhǔn)確地鎖定相位，具有良好的性能。
關(guān)鍵字： FPGA 數(shù)字三相鎖相環(huán)

單片機(jī)+CPLD結(jié)構(gòu)體系在電子設(shè)計中的應(yīng)用

自20世紀(jì)80年代單片機(jī)引入我國以來，學(xué)習(xí)和應(yīng)用單片機(jī)的熱潮始終不減，特別是MCS51系列。這是由單片機(jī)的特點(diǎn)決定的。實際上，從單片機(jī)/CPLD應(yīng)用通用數(shù)字集成電路系統(tǒng)，到廣泛應(yīng)用單片機(jī)，是我國電子設(shè)計在智能化應(yīng)用
關(guān)鍵字： CPLD 單片機(jī) 結(jié)構(gòu)體電子設(shè)計

FPGA增強(qiáng)RF儀器應(yīng)用

FPGA是一種可以重復(fù)改變組態(tài)的電路，可讓設(shè)計者進(jìn)行編程的邏輯閘元件，特別適用于產(chǎn)品開發(fā)時必須不斷變更設(shè)計的應(yīng)用，以有效加速產(chǎn)品上市時間。而FPGA電路的特性，特別適合用于軟體定義的測試系統(tǒng)架構(gòu)，這也正式目前
關(guān)鍵字：應(yīng)用儀器 RF 增強(qiáng) FPGA

何為矢量信號收發(fā)儀(VST)?

在過去的幾十年里，軟件定義的射頻測試系統(tǒng)架構(gòu)已經(jīng)成為主流。如今，幾乎所有商業(yè)現(xiàn)成的(COTS)自動化射頻測試系統(tǒng)都使用應(yīng)用軟件通過總線接口與儀器進(jìn)行通信。射頻應(yīng)用變得越來越為復(fù)雜，工程師們正面臨增強(qiáng)功能性且不增加測量次數(shù)與成本的兩難。
關(guān)鍵字： NI 射頻測試 FPGA

一種基于FPGA控制全彩大屏幕顯示設(shè)計

隨著數(shù)字技術(shù)的飛速發(fā)展，各種數(shù)字顯示屏也隨即涌現(xiàn)出來有LED、LCD、DLP等，各種數(shù)字大屏幕的控制系統(tǒng)多種多樣，有用ARM+FPGA脫機(jī)控制系統(tǒng)，也有用PC+DVI接口解碼芯片+FPGA芯片聯(lián)機(jī)控制系統(tǒng)，在這里我們講述一種不僅
關(guān)鍵字：顯示設(shè)計大屏幕全彩 FPGA 控制基于

基于DSP+FPGA協(xié)處理架構(gòu)的無線子系統(tǒng)設(shè)計

您可以顯著提高無線系統(tǒng)中信號處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。

常見于無線應(yīng)用中這類處理包括有限沖激響應(yīng)(FIR)濾波、快速傅里葉
關(guān)鍵字： FPGA DSP 架構(gòu) 無線

基于CPLD的LED大屏幕視頻控制系統(tǒng)

1 復(fù)雜可編程邏輯器件概述復(fù)雜可編程邏輯器件(CPLD)最早出現(xiàn)于80年代后期,由于其高速、設(shè)計靈活、成本低、延時可預(yù)測等特點(diǎn),一經(jīng)面世便得到廣泛的應(yīng)用。世界各主要PLD廠商都紛紛推出了自己的 CPLD產(chǎn)品,如 Altera公司
關(guān)鍵字： CPLD LED 大屏幕視頻

MPEG-2傳輸流解復(fù)用在內(nèi)嵌ARM核的FPGA上的實現(xiàn)

引言隨著芯片技術(shù)的發(fā)展，F(xiàn)PGA的容量已經(jīng)達(dá)到上百萬門級，從而使FPGA成為設(shè)計的選擇之一。Altera公司的FPGA芯片EPXA10應(yīng)用SOPC技術(shù)，集高密度邏輯(FPGA)、存儲器(SRAM)及嵌入式處理器(ARM)于單片可編程邏輯器件上，實
關(guān)鍵字： MPEG FPGA ARM 傳輸流

基于FPGA的按鍵彈跳消除模塊的研究與應(yīng)用

按鍵在數(shù)字電路設(shè)計中經(jīng)常用到。按鍵的彈跳現(xiàn)象是數(shù)字系統(tǒng)設(shè)計中存在的客觀問題。按鍵是機(jī)械觸點(diǎn)，當(dāng)接觸點(diǎn)斷開或閉合時會產(chǎn)生抖動。為使每一次按鍵只做一次響應(yīng)，就必須去除抖動。本文對按鍵的抖動信號進(jìn)行了分析，
關(guān)鍵字： FPGA 按鍵彈跳消除模塊

FPGA的輪詢合路的設(shè)計和實現(xiàn)

針對高密度接口設(shè)計中基于字節(jié)處理和整包處理的轉(zhuǎn)換問題，本文提出了分片輪詢調(diào)度和改進(jìn)式欠賬輪詢調(diào)度相結(jié)合的調(diào)度策略，該策略在很大程度上保證了公平性和穩(wěn)定性。仿真結(jié)果顯示，該設(shè)計完全符合要求。1、引言4X2.
關(guān)鍵字： FPGA 輪詢合路

Altera推出業(yè)界帶寬最大的28 nm中端FPGA

Altera公司 (NASDAQ: ALTR) 日前宣布，隨著Arria? V GZ型號的推出，進(jìn)一步拓展了公司的28 nm系列產(chǎn)品，該型號采用了公司業(yè)界領(lǐng)先的收發(fā)器技術(shù)，內(nèi)核性能總體上提升了兩個速率等級，即30%以上。Altera的這些最新型號產(chǎn)品設(shè)計用于滿足通信和廣播應(yīng)用日益增長的帶寬需求。
關(guān)鍵字： Altera FPGA

共6999條 215/467 |‹ « 213 214 215 216 217 218 219 220 221 222 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。創(chuàng)建詞條

cpld／fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

cpld／fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
請問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測試讀?。?/a>

在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

cpld／fpga資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費(fèi)下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

cpld／fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473