cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

Altera新的MAX IIZ CPLD在便攜式應(yīng)用中實(shí)現(xiàn)了零功耗

　　Altera公司宣布新的零功耗MAX® IIZ CPLD進(jìn)一步擴(kuò)展了其低功耗可編程邏輯解決方案產(chǎn)品組合，該器件是專門針對(duì)解決便攜式應(yīng)用市場(chǎng)的功耗、封裝和價(jià)格限制而設(shè)計(jì)開發(fā)的。和相競(jìng)爭(zhēng)的傳統(tǒng)宏單元CPLD相比，MAX IIZ器件具有6倍的密度和3倍的I/O資源優(yōu)勢(shì)，以相同甚至更低的功耗滿足了設(shè)計(jì)人員對(duì)各種功能的需求，同時(shí)大大降低了電路板面積。MAX IIZ器件為業(yè)界最流行的CPLD系列增加了零功耗和超小型封裝型號(hào)，使手持式設(shè)備和其他便攜式應(yīng)用能夠充分發(fā)揮CPLD的諸多優(yōu)勢(shì)——包括靈活性、產(chǎn)品快速
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Altera CPLD MAX MCU和嵌入式微處理器

ARM7與FPGA相結(jié)合在工業(yè)控制和故障檢測(cè)中的應(yīng)用(圖)

ARM7與FPGA相結(jié)合在工業(yè)控制和故障檢測(cè)中的應(yīng)用(圖),
關(guān)鍵字：檢測(cè) 應(yīng)用故障工業(yè)控制 FPGA 結(jié)合 ARM7

FPGA新手入門

FPGA簡(jiǎn)介 FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在可編程陣列邏輯PAL(Programmable Array Logic)、門陣列邏輯GAL(Gate Array Logic)、可編程邏輯器件PLD(Programmable Logic Device)等可編程器件的基礎(chǔ)什么是FPGA上進(jìn)一步發(fā)展的產(chǎn)
關(guān)鍵字： FPGA 新手入門元器件其他IC 制程

基于FPGA的串行Flash擴(kuò)展實(shí)現(xiàn)

　　1 引言　　FPGA憑借其方便靈活、可重復(fù)編程等優(yōu)點(diǎn)而日益被廣泛應(yīng)用;閃速存儲(chǔ)器(Flash Memory)以其集成度高、成本低、使用方便等優(yōu)點(diǎn)，在眾多領(lǐng)域中也獲得了廣泛應(yīng)用。在現(xiàn)代數(shù)字電路設(shè)計(jì)中。經(jīng)常需要保存大量數(shù)據(jù)，而Flash存儲(chǔ)速度快、體積小、功耗低且價(jià)格低廉，可在線電擦寫，信息在掉電后不會(huì)丟失，因此成為設(shè)計(jì)人員的首選。　　2 M25P80的介紹　　Flash是一種具有電可擦除的可編程ROM，可以分為兩大類：并行Flash和串行Flash。并行Flash存儲(chǔ)量大，速度快;而串行Fl
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA Flash 串 MCU和嵌入式微處理器

地面數(shù)字電視符號(hào)與載波同步的FPGA實(shí)現(xiàn)

　　1 引言　　中國(guó)于2006年8月頒布了數(shù)字電視的地面廣播標(biāo)準(zhǔn)GB20600-2006，成為繼美國(guó)ATSC、歐洲D(zhuǎn)VB-T、日本ISDB-T之后又一重要的地面數(shù)字電視廣播的國(guó)家標(biāo)準(zhǔn)。GB20600-2006中對(duì)中國(guó)數(shù)字電視地面?zhèn)鬏?DigitalTerrestrial Television Broadcasting，DTTB)系統(tǒng)傳輸?shù)膸Y(jié)構(gòu)、信道編碼和調(diào)制作了具體的規(guī)定。其中幀結(jié)構(gòu)的基本單元——信號(hào)幀采用了循環(huán)擴(kuò)展的時(shí)域幀頭結(jié)構(gòu)，即在每3780個(gè)符號(hào)的幀體前加入一定長(zhǎng)度的經(jīng)循環(huán)擴(kuò)展后的偽隨機(jī)序列作
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 數(shù)字電視 FPGA 載波 MCU和嵌入式微處理器

基于AD7892SQ和CPLD的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

　　引言　　本系統(tǒng)以AD7892SQ和CPLD(復(fù)雜可編程邏輯器件)為核心設(shè)計(jì)了一個(gè)多路信號(hào)采集電路，包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換，CPLD控制等。采用硬件描述語言Verilog HDL編程，通過采用CPLD使數(shù)據(jù)采集的實(shí)時(shí)性得到提高。　　1 硬件設(shè)計(jì) 　　針對(duì)多路信號(hào)的采集，本系統(tǒng)采用4/8通道ADG508A模擬多路復(fù)用器對(duì)檢測(cè)的信號(hào)進(jìn)行選擇，CMOS高速放大器LF156對(duì)選中的信號(hào)進(jìn)行放大，AD7892SQ實(shí)現(xiàn)信號(hào)的A/D轉(zhuǎn)換，CPLD完成控制功能。電路如圖1所示。　　
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) AD7892SQ CPLD 數(shù)據(jù)采集 MCU和嵌入式微處理器

Xilinx推出針對(duì)Intel前端總線（FSB）的FPGA加速解決方案

　　賽靈思公司宣布開始正式發(fā)放高性能計(jì)算行業(yè)首款針對(duì)Intel前端總線(FSB)的FPGA加速解決方案商業(yè)許可?；诟咝阅?5nm Virtex™-5 平臺(tái) FPGA 和Intel® QuickAssist技術(shù)，賽靈思公司的加速計(jì)算平臺(tái)(Accelerated Computing Platform, ACP)M1許可包支持實(shí)現(xiàn)全速1066MHz FSB性能。ACP M1許可包目前已開始向系統(tǒng)集成商提供，支持他們進(jìn)行解決方案的開發(fā)，以提高基于Intel處理器的服務(wù)器平臺(tái)的性能，并保證把功
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 賽靈思 FPGA FSB

基于FPGA的李沙育圖形在手持式示波表中實(shí)現(xiàn)

　　1.引言　　示波器測(cè)量頻率和相位的方法很多， “李沙育圖形法”就是其中用得最多的一種?！袄钌秤龍D形法”又稱波形合成法，就是將被測(cè)頻率的信號(hào)和頻率已知的標(biāo)準(zhǔn)信號(hào)分別加至示波器的Y軸輸入端和x軸輸入端，在示波器顯示屏上將出現(xiàn)一個(gè)合成圖形，這個(gè)圖形就是李沙育圖形。李沙育圖形隨兩個(gè)輸入信號(hào)的頻率、相位、幅度不同，所呈現(xiàn)的波形也不同。　　早期的模擬示波器顯示李沙育圖形的原理是將電信號(hào)轉(zhuǎn)換為光信號(hào)，核心部分是陰極射線示波管(CRT)。將輸入信號(hào)加到示波管內(nèi)部的偏轉(zhuǎn)系統(tǒng)，高速電子經(jīng)聚焦、加速和偏轉(zhuǎn)后，打到熒
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 示波器 MCU和嵌入式微處理器

WTB網(wǎng)絡(luò)HDLC在FPGA中的實(shí)現(xiàn)

　　1 引言　　TCN(Train Communication Network)總體結(jié)構(gòu)是由WTB(絞線式列車總線)和MVB(多功能車輛總線)組成，符合IEC61375-1標(biāo)準(zhǔn)。本文主要圍繞WTB鏈路控制的幀格式進(jìn)行研究。鑒于IEC61375-1標(biāo)準(zhǔn)中規(guī)定的WTB幀數(shù)據(jù)格式與IS03309中定義的HDLC(High Level Data Link Control)格式一致，基帶Manchester-Biphase-L技術(shù)編解碼器現(xiàn)則圍繞HDLC展開。　　隨著深亞微米工藝技術(shù)的發(fā)展，F(xiàn)PGA(Fie
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) TCN HDLC FPGA MCU和嵌入式微處理器

基于FPGA的可配置通信平臺(tái)設(shè)計(jì)

本文設(shè)計(jì)了一種基于FPGA的、通用可配置的通信開發(fā)與測(cè)試平臺(tái)。針對(duì)不同信道編碼和調(diào)制方式的組合，通過采用實(shí)時(shí)軟硬件重構(gòu)技術(shù)，該平臺(tái)可以在短期內(nèi)完成相應(yīng)通信系統(tǒng)的構(gòu)建、驗(yàn)證和配置。
關(guān)鍵字： FPGA 可配置通信平臺(tái)設(shè)計(jì)

異步通信起始位正確檢測(cè)的VHDL實(shí)現(xiàn)

　　摘要：基于FPGA/CPLD的UART設(shè)計(jì)眾多，本文分析了3倍頻采樣方法存在的不足，同時(shí)分析了16倍頻采樣對(duì)起始位檢測(cè)的可靠性，并給出相關(guān)的VHDL硬件描述語言程序代碼。　　關(guān)健詞：異步數(shù)據(jù);UART;FPGA/CPLD;VHDL 　　概述　　隨著電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)的發(fā)展，可編程邏輯器件FPGA/CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用，而UART(通用異步收發(fā)器) 是在數(shù)字通信和控制系統(tǒng)中廣泛使用的串行數(shù)據(jù)傳輸協(xié)議。因此越來越多用戶根據(jù)自己的需要，以EDA技術(shù)作為開發(fā)手段，用一塊
關(guān)鍵字： 0711_A 雜志_設(shè)計(jì)天地嵌入式系統(tǒng) 單片機(jī) 異步數(shù)據(jù) UART FPGA/CPLD VHDL MCU和嵌入式微處理器

基于FPGA和ARM的圖像采集傳輸系統(tǒng)

　　引言　　圖像處理技術(shù)的快速發(fā)展，使得圖像采集處理系統(tǒng)在提高農(nóng)業(yè)生產(chǎn)自動(dòng)化程度中的應(yīng)用越來越廣泛。目前的圖像采集系統(tǒng)有的基于CCD攝像機(jī)、圖像采集卡和計(jì)算機(jī)，有的基于CCD攝像機(jī)、解碼器、FPGA和DSP，而有的基于CMOS圖像傳感器芯片、FPGA和DSP，它們?cè)趯?shí)時(shí)性，靈活性，可維護(hù)性方面各有優(yōu)缺點(diǎn)。而在農(nóng)業(yè)生產(chǎn)中，以基于CCD攝像機(jī)、圖像采集卡和計(jì)算機(jī)的系統(tǒng)居多。本文結(jié)合實(shí)際系統(tǒng)中的前端圖像處理和圖像數(shù)據(jù)傳輸需要.充分利用ARM的靈活性和FPGA的并行性特點(diǎn)，設(shè)計(jì)了一種基于ARM+FPGA的圖像
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 圖像處理 CCD FPGA MCU和嵌入式微處理器

基于FPGA的高速FIR數(shù)字濾波器的設(shè)計(jì)

　　1 引言　　目前FIR濾波器的實(shí)現(xiàn)方法主要有3種：利用單片通用數(shù)字濾波器集成電路、DSP器件和可編程邏輯器件實(shí)現(xiàn)。單片通用數(shù)字濾波器使用方便，但由于字長(zhǎng)和階數(shù)的規(guī)格較少，不能完全滿足實(shí)際需要。使用DSP器件實(shí)現(xiàn)雖然簡(jiǎn)單，但由于程序順序執(zhí)行，執(zhí)行速度必然不快。　　FPGA有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源，特別適合于數(shù)字信號(hào)處理任務(wù)，相對(duì)于串行運(yùn)算為主導(dǎo)的通用DSP芯片來說，其并行性和可擴(kuò)展性更好。但長(zhǎng)期以來，F(xiàn)PGA一直被用于系統(tǒng)邏輯或時(shí)序控制上，很少有信號(hào)處理方面的應(yīng)用，其原因主要是因
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FIR 濾波器 FPGA MCU和嵌入式微處理器

微機(jī)保護(hù)控制接口裝置的CPLD抗干擾設(shè)計(jì)

　　引言　　微機(jī)保護(hù)裝置是指微機(jī)系統(tǒng)構(gòu)成的數(shù)字式繼電保護(hù)裝置。在我國(guó)煤礦井下高壓(6kV)供電系統(tǒng)中，絕大多數(shù)屬于變壓器中性點(diǎn)絕緣運(yùn)行方式(三相三線制)，通過動(dòng)力電纜送電。煤礦井下環(huán)境惡劣，空間狹窄，動(dòng)力電纜長(zhǎng)期處在潮濕、淋水、腐蝕的環(huán)境中，散熱條件差，絕緣性能易下降，經(jīng)常發(fā)生單相漏電或單相接地故障。這種故障引起正常相電壓升高，若不及時(shí)斷電，會(huì)造成多相短路，迫使供電中斷，并使電力故障進(jìn)一步擴(kuò)大。高壓防爆開關(guān)微機(jī)保護(hù)裝置是安裝在高壓防爆開關(guān)中，對(duì)井下電纜和用電設(shè)備的單相漏電或單相接地、短路、過流、絕緣
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) CPLD CPU 數(shù)字濾波

LabVIEW、多核技術(shù)及FPGA技術(shù)如何改變儀器技術(shù)及自動(dòng)測(cè)試

　　問題：在最近這幾年里，儀器技術(shù)和自動(dòng)化測(cè)試領(lǐng)域發(fā)生了什么樣的變化? 　　Starkloff回答：我們現(xiàn)在正將處于軟件定義的世界里。我們每天使用的設(shè)備如智能手機(jī)，機(jī)頂盒，甚至汽車，這些都是建立在嵌入式軟件系統(tǒng)發(fā)展的基礎(chǔ)之上。對(duì)于測(cè)試工程師們來說，在開發(fā)時(shí)間和預(yù)算減少的情況下對(duì)這些復(fù)雜的設(shè)備進(jìn)行測(cè)試給他們帶來了挑戰(zhàn)?，F(xiàn)在，測(cè)試管理人員和工程師們利用模塊化儀器，軟件定義體系來應(yīng)對(duì)這些挑戰(zhàn)和趨勢(shì)。　　用戶定義儀器或測(cè)試系統(tǒng)的概念已經(jīng)不新了。實(shí)際上，用戶定義儀器已經(jīng)以虛擬儀器的形式存在了20多年的時(shí)間。推
關(guān)鍵字：測(cè)試測(cè)量 LabVIEW FPGA 自動(dòng)測(cè)試