cpld／fpga 文章進入cpld／fpga技術(shù)社區(qū)

基于FPGA的發(fā)電機組頻率測量計的實現(xiàn)

利用Verilog HDL 硬件描述語言自頂向下的設(shè)計方法和QuartusⅡ 軟件，在復(fù)雜的可編程邏輯器件(FPGA, Field Programmable Gate Array)中實現(xiàn)了發(fā)電機組頻率測量計的設(shè)
關(guān)鍵字： FPGA 發(fā)電機組測量計頻率

基于FPGA的IDE硬盤接口卡的實現(xiàn)

引言　　本文采用FPGA實現(xiàn)了IDE硬盤接口協(xié)議。系統(tǒng)提供兩套符合ATA-6規(guī)范的IDE接口，一個與普通IDE硬盤連接，另一個與計算機主板上的IDE接口相連。系統(tǒng)采用FPGA實現(xiàn)接口協(xié)議，完成接口數(shù)據(jù)的截獲、處理（在本文中主要是數(shù)據(jù)加密）和轉(zhuǎn)發(fā)，支持PIO和Ultra DMA兩種數(shù)據(jù)傳輸模式。下面重點介紹用FPGA實現(xiàn)接口協(xié)議的方法。　　1 IDE接口協(xié)議簡介　　1.1 IDE接口引腳定義　　IDE（Integrated Drive Electronics）即“電子集成驅(qū)動器”，又稱為A
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA IDE硬盤 ATA-6 嵌入式

Actel FPGA 協(xié)助LYYN AB的技術(shù)平臺提高清晰度

Actel 公司宣布專業(yè)從事視頻增強技術(shù)的瑞典LYYN AB公司已經(jīng)利用Actel的ProASIC3系列現(xiàn)場可編程門陣列 (FPGA) 器件開發(fā)出軟件和硬件視頻處理平臺，此舉進一步顯示了低功耗單芯片F(xiàn)PGA技術(shù)所具備的先進創(chuàng)新性。這個解決方案提高了視頻錄像的清晰度，可在雪、霧、水底淤泥和黑暗環(huán)境中提供更好的可見度。LYYN的產(chǎn)品主要用于遙控操作車輛 (ROV) 和飛機 (UAV) 以及便攜式設(shè)備如水底攝像機和先進的監(jiān)視系統(tǒng)等。
關(guān)鍵字：嵌入式系統(tǒng) 單片機 Actel FPGA LYYN 嵌入式

艾科瑞德推出最新的基于DSP+FPGA軟件無線電應(yīng)用解決方案

　　北京艾科瑞德科技有限公司日前宣布推出面向軟件無線電（Software Defined Radio,SDR）應(yīng)用的解決方案—FFT-SDR-V4。由于采用了美國德州儀器公司（Texas Instruments，簡稱“TI”）最高運算能力的DSP（TMS320C6416, 1G）和Xinlinx高容量的FPGA (2000萬門)，解決了軟件無線電發(fā)展中的瓶頸技術(shù)—信號處理的運算能力問題。　　所謂軟件無線電，就是采用數(shù)字信號處理技術(shù)，在可編程控制的通用硬件平臺上，利用軟件來定義實現(xiàn)無線電臺的各部分功能：包括
關(guān)鍵字：艾科瑞德 DSP FPGA 無線電嵌入式消費電子

基于CPLD的PSK系統(tǒng)設(shè)計

1 引言　　現(xiàn)代通信系統(tǒng)要求通信距離遠、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一個重要方向[5]。從模擬調(diào)制到數(shù)字調(diào)制，從二進制發(fā)展到多進制調(diào)制，雖然調(diào)制方式多種多樣，但都是朝著使通信系統(tǒng)更高速、更可靠的方向發(fā)展。一個系統(tǒng)的通信質(zhì)量，很大程度上依賴于所采用的調(diào)制方式。因此，對調(diào)制方式的研究，將直接決定著通信系統(tǒng)質(zhì)量的好壞[1]。　　復(fù)雜可編程邏輯器件（CPLD）結(jié)合了專用集成電路和DSP的優(yōu)勢，既具有很高的處理速度，又具有一定的靈活性。因此，基于CPLD的數(shù)字調(diào)
關(guān)鍵字：嵌入式系統(tǒng) 單片機 CPLD PSK 調(diào)制解調(diào) VHDL 嵌入式

基于DSP Builder的DDS設(shè)計及其FPGA實現(xiàn)

直接數(shù)字合成器，是采用數(shù)字技術(shù)的一種新型頻率合成技術(shù)，他通過控制頻率、相位增量的步長，產(chǎn)生各種不同頻率的信號。他具有一系列的優(yōu)點；較高的頻率分辨率；可以實現(xiàn)快速的頻率切換；在頻率改變時能夠保持相位的連續(xù)；很容易實現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制等。目前可采用專用芯片或可編程邏輯芯片實現(xiàn)DDS[1]，專用的DDS芯片產(chǎn)生的信號波形、功能和控制方式固定，常不能滿足具體需要[2]。可編程邏輯器件具有器件規(guī)模大、工作速度快及可編程的硬件特點，并且開發(fā)周期短，易于升級，因為非常適合用于實現(xiàn)DDS。　　1 DDS的
關(guān)鍵字：嵌入式系統(tǒng) 單片機 DSP Builder DDS FPGA 嵌入式

基于FPGA的LDPC編碼器設(shè)計與實現(xiàn)

引言　　低密度奇偶校驗（Low Density Parity Check Code，LDPC）碼是一類具有稀疏校驗矩陣的線性分組碼，不僅有逼近Shannon限的良好性能，而且譯碼復(fù)雜度較低, 結(jié)構(gòu)靈活，是近年信道編碼領(lǐng)域的研究熱點，目前已廣泛應(yīng)用于深空通信、光纖通信、衛(wèi)星數(shù)字視頻和音頻廣播等領(lǐng)域。LDPC碼已成為第四代通信系統(tǒng)(4G)強有力的競爭者，而基于LDPC碼的編碼方案已經(jīng)被下一代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)DVB-S2采納。　　編碼器實現(xiàn)指標(biāo)分析　　作為前向糾錯系統(tǒng)的重要部分，設(shè)計高速率低復(fù)
關(guān)鍵字：嵌入式系統(tǒng) 單片機 LDPC FPGA 奇偶校驗嵌入式

基于雙Nios II的紅外圖像實時Otsu局部遞歸分割算法設(shè)計

摘要：針對傳統(tǒng)Otsu局部遞歸分割方法很難實時實現(xiàn)的局限性，提出了一種適合現(xiàn)場可編程門陣列(FPGA)中Nios II軟核處理器實現(xiàn)的快速Otsu局部遞歸分割算法，該算法的思路是把一次Otsu分割得到的目標(biāo)區(qū)域作為新的圖像再進行一次Otsu分割，得到的結(jié)果作為最終分割閾值．利用并行Nios II和VHDL實現(xiàn)的硬件加速邏輯協(xié)同設(shè)計保證算法的實時實現(xiàn)。實驗結(jié)果表明，在不同的背景下，利用本文設(shè)計能夠?qū)崟r穩(wěn)定地對目標(biāo)分割提取，具有較好的魯棒性。關(guān)鍵字：FPGA&nb
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA Nios II 0tsu分割局部遞歸嵌入式

基于CNN的紅外圖像預(yù)處理系統(tǒng)的研究與設(shè)計

摘要：本文設(shè)計了一個以FPGA為核心處理器實現(xiàn)紅外視頻圖像數(shù)字預(yù)處理的系統(tǒng)，利用Altera公司提供的DE2開發(fā)板，把系統(tǒng)大部分的功能模塊集成在一片F(xiàn)PGA 上，大大優(yōu)化了整個系統(tǒng)的性能。該方案采用Altera公司推出的低成本、高密度的Cyclone Ⅱ系列FPGA，提高了系統(tǒng)的設(shè)計靈活性。細胞神經(jīng)網(wǎng)絡(luò)IP核的開發(fā)，充分利用了細胞神經(jīng)網(wǎng)絡(luò)在圖像處理方面的優(yōu)勢，提高了整個系統(tǒng)的處理效率。實現(xiàn)了細胞神經(jīng)網(wǎng)絡(luò)的一種高效數(shù)字實現(xiàn)方案,并且采用分布式算法可以提供更高的運行速度。關(guān)鍵詞　邊緣檢測；細胞神經(jīng)網(wǎng)絡(luò)；FP
關(guān)鍵字：消費電子邊緣檢測細胞神經(jīng)網(wǎng)絡(luò) FPGA 嵌入式消費電子

基于FPGA的星地信道模擬系統(tǒng)的研究與設(shè)計

1 引言　　衛(wèi)星移動通信系統(tǒng)所能提供的業(yè)務(wù)的可行性與質(zhì)量在很大程度上受到衛(wèi)星與移動終端間信道特性的影響。研究這些影響，就需要在一定傳播特性下進行實驗。由于條件所限，不可能進行實時現(xiàn)場實驗，這在技術(shù)和經(jīng)費上都存在問題，所以采用一個能反映實際星地鏈路特性的信道模擬系統(tǒng)可以降低一些難度太大和成本超高的測試試驗的難度和成本，是一個很好的解決方法。　　1.1 國內(nèi)外的研究狀況　　目前有很多科研機構(gòu)和高校進行這方面的研究，例如：澳大利亞南澳大學(xué)研制出移動衛(wèi)星信道模擬器MSCS-1，該模擬器具有記錄和重
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 模擬系統(tǒng) 衛(wèi)星嵌入式

SVS新多畫面產(chǎn)品Altera Cyclone III FPGA 大顯身手

Altera宣布，Silicon視頻系統(tǒng)(SVS)公司選用了低成本、低功耗Cyclone® III FPGA來生產(chǎn)市場上最緊湊的高性價比多畫面產(chǎn)品。多畫面產(chǎn)品用于專業(yè)音頻/視頻、安全監(jiān)控和廣播監(jiān)視等需要多幅圖像顯示處理的應(yīng)用中。　　在新的SVS多畫面產(chǎn)品中，Cyclone III FPGA實現(xiàn)了色彩空間轉(zhuǎn)換、FIFO、時鐘轉(zhuǎn)換，支持所有的顯示分辨率。在以前的多畫面產(chǎn)品中，實現(xiàn)這些功能需要采用多個分立器件。　　作為Altera® Cycl
關(guān)鍵字：消費電子 SVS FPGA 視頻系統(tǒng) 消費電子

單片機SRAM工藝的FPGA加密應(yīng)用

在現(xiàn)代電子系統(tǒng)設(shè)計中，由于可編程邏輯器件的卓越性能、靈活方便的可升級特性，而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對FPGA器件進行重配置，這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流，進行克隆設(shè)計。因此，在關(guān)鍵、核心設(shè)備中，必須采用加密技術(shù)保護設(shè)計者的知識產(chǎn)權(quán)。 1　基于SRAM工藝FPGA的保密性問題通常，采用SRAM工藝的
關(guān)鍵字：嵌入式系統(tǒng) 單片機 SRAM FPGA 加密嵌入式

基于FPGA的DS/CDMA解擴解調(diào)模塊設(shè)計與實現(xiàn)

在CDMA通信系統(tǒng)中，用于基站信號轉(zhuǎn)發(fā)的接收機是一個核心模塊，一臺接收機只是處理一路用戶的解擴解調(diào)顯然是不合理的，為了提高接收機的效率和降低成本，有必要設(shè)計一種多路CDMA信號通用解擴解調(diào)平臺。而FPGA具有功能強大，開發(fā)工程投資小，周期短，可反復(fù)編程修改，保密性能好，開發(fā)工具智能化等優(yōu)點，本項目決定采用FPGA作為設(shè)計平臺；本文首先建立了CDMA信號的擴頻調(diào)制與解擴解調(diào)系統(tǒng)模型，然后提出設(shè)計這樣一個多路CDMA信號通用解擴解調(diào)平臺。該平臺將保證處理CDMA解擴解調(diào)的
關(guān)鍵字：通訊無線網(wǎng)絡(luò) 嵌入式系統(tǒng) 單片機 FPGA DS/CDMA 無線通信

實現(xiàn)多端口1Gbps 和10Gbps TCP/iSCSI 協(xié)議處理任務(wù)卸載解決方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： FPGA Virtex-5 PCIExpress 賽靈思公司

FPGA創(chuàng)新中心落戶無錫國家集成電路設(shè)計基地

賽靈思公司與無錫國家高新技術(shù)產(chǎn)業(yè)開發(fā)區(qū)管理委員會今天共同宣布成立無錫國家集成電路設(shè)計基地FPGA（現(xiàn)場可編程門陣列）創(chuàng)新中心，并隆重舉行賽靈思正式授權(quán)“無錫國家集成電路設(shè)計基地—賽靈思聯(lián)合實驗室”揭牌儀式。無錫新區(qū)管委會副主任朱曉紅以及賽靈思公司研究實驗室高級總監(jiān)、全球大學(xué)計劃負責(zé)人Patrick Lysaght等出席了成立大會并為聯(lián)合實驗室揭牌。作為國家級的集成電路設(shè)計基地，新的FPGA創(chuàng)新中心的成立以及聯(lián)合實驗室的打造，意味著可編程設(shè)計在電子設(shè)計領(lǐng)域的迅速發(fā)展已經(jīng)日漸成為主流，從簡單的數(shù)字
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 無錫嵌入式