色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> cpld-jtag接口

          PLD將憑借高效低耗挑戰(zhàn)消費電子領(lǐng)域

          • 可編程邏輯器件(PLD)的兩種主要類型是現(xiàn)場可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。根據(jù)半導(dǎo)體行業(yè)協(xié)會提供的數(shù)據(jù),PLD現(xiàn)在是半導(dǎo)體行業(yè)中增長最快的領(lǐng)域之一,高性能PLD現(xiàn)在已經(jīng)從采用最先進(jìn)的標(biāo)準(zhǔn)單元技術(shù)制
          • 關(guān)鍵字: PLD  FPGA  CPLD  

          異步FIFO在DSP圖像采集系統(tǒng)中的應(yīng)用

          • 引言基于DSP的圖像采集與處理系統(tǒng)與傳統(tǒng)的PC端的系統(tǒng)相比,具有功耗低、攜帶方便、處理速度快的特點,被廣泛使用在圖像采集與處理領(lǐng)域。DSP(Digital Signal Process or)芯片也稱數(shù)字信號處理器,是TI公司推出的專
          • 關(guān)鍵字: 異步FIFO  TVP5150  DSP  中斷  CPLD  

          基于CPLD的FPGA從并快速加載方案

          • 現(xiàn)場可編程門陣列(FPGA)作為專用集成電路(ASIC)領(lǐng)域的一種半定制電路,可以根據(jù)設(shè)計的需要靈活實現(xiàn)各種接口或者總線的輸出,在設(shè)備端的通信產(chǎn)品中已得到越來越廣泛的使用。FPGA 是基于靜態(tài)隨機存儲器(SRAM)結(jié)構(gòu)的,
          • 關(guān)鍵字: FPGA    CPLD    控制器    從并    加載  

          機載導(dǎo)彈一控四電動舵機控制器研究與設(shè)計

          • 電動舵機作為導(dǎo)彈飛行的執(zhí)行機構(gòu),其體積重量的減少有利于導(dǎo)彈性能的提升。為了減小體積重量和節(jié)約成本,電動舵機采用三相無刷直流電機+滾珠絲杠直連式結(jié)構(gòu),采用一個控制器來控制四路舵機。介紹了控制器的硬件結(jié)構(gòu)方案和控制策略,控制器以DSP+CPLD為核心架構(gòu),采用位置、速度雙閉環(huán)PI控制,實現(xiàn)單一控制器同時控制四套電動舵機相互獨立工作。實驗結(jié)果表明,控制器可以正常工作,舵機帶寬可達(dá)到25Hz。
          • 關(guān)鍵字: 電動舵機  DSP  CPLD  三相無刷直流電機  

          上海安路科技宣布國內(nèi)首款ELF系列非易失性CPLD產(chǎn)品開始批量供貨

          •   上海安路信息科技有限公司宣布在其主力FPGA產(chǎn)品EAGLE系列之外,再添CPLD產(chǎn)品ELF系列。本次增添的器件包括ELF300和ELF650,目前公司開始對這兩顆器件批量供貨。   ELF系列CPLD作為擁有軟、硬件完全知識產(chǎn)權(quán)的國內(nèi)首款非易失性無限重構(gòu)可編程邏輯器件,ELF的量產(chǎn)將打破國外巨頭在CPLD市場長期壟斷的局面。CPLD被廣泛應(yīng)用于消費類、通信、工控、加密、汽車、醫(yī)療、軍工航天等等多個領(lǐng)域。   上海安路銷售副總裁盧鵬表示:“ELF相比同等規(guī)模國外器件,將提供給客戶更好
          • 關(guān)鍵字: 上海安路  CPLD  

          基于CAN總線的多通道實時模擬器設(shè)計

          •   CAN總線與一般的串行通信總線相比,它的數(shù)據(jù)通信具有可靠性高,實時性高,靈活性強等優(yōu)點,不僅廣泛應(yīng)用于汽車行業(yè),而且擴(kuò)展到了機械工業(yè)、機器人、數(shù)控機床等諸多領(lǐng)域。尤其在大量數(shù)據(jù)通信處理中,高可靠性及實時響應(yīng)的場合,單通道CAN總線不能滿足實際通信的要求。為此,介紹一種基于多通道實時CAN模擬器的設(shè)計方案。   步驟/方法   1   CAN總線與一般的串行通信總線相比,它的數(shù)據(jù)通信具有可靠性高,實時性高,靈活性強等優(yōu)點,不僅廣泛應(yīng)用于汽車行業(yè),而且擴(kuò)展到了機械工業(yè)、機器人、數(shù)控機床等諸多領(lǐng)域。尤
          • 關(guān)鍵字: CAN  CPLD  

          羅姆推出FPGA用電源穩(wěn)壓器及模塊

          • 羅姆推出FPGA用電源穩(wěn)壓器及模塊, 近年來,電子設(shè)備(應(yīng)用)的多樣化與高性能化以驚人的速度不斷發(fā)展??梢哉f,這種趨勢使各產(chǎn)品的開發(fā)周期縮短,并給半導(dǎo)體技術(shù)帶來了巨大的發(fā)展空間。在這種背景下,被稱為FPGA的LSI為電子設(shè)備的開發(fā)作出了巨大貢獻(xiàn),
          • 關(guān)鍵字: FPGA  IP  嵌入式  PLD  CPLD  

          FPGA實戰(zhàn)演練邏輯篇3:FPGA與CPLD

          • 盡管很多人聽說過FPGA和CPLD,但是關(guān)于FPGA與CPLD之間的區(qū)別,了解的人可能不是很多。雖然FPGA與CPLD都是“可反復(fù)編程的邏輯器件”,但是在技術(shù)上
          • 關(guān)鍵字: FPGA  實戰(zhàn)演練  CPLD  

          基于CPLD實現(xiàn)QPSK調(diào)制電路的設(shè)計

          • QPSK是數(shù)字通信系統(tǒng)中一種常用的多進(jìn)制調(diào)制方式。其調(diào)制的基本原理:對輸入的二進(jìn)制序列按每兩位碼元分為一組,用載波的四種相位表征它們。實際
          • 關(guān)鍵字: QPSK調(diào)制  CPLD  

          基于MAX 7 0 0 0A與CYUSB3014的USB3.0數(shù)據(jù)采集系統(tǒng)

          • 基于MAX 7 0 0 0A與CYUSB3014的USB3.0數(shù)據(jù)采集系統(tǒng)的設(shè)計, 0 引言目前高速數(shù)據(jù)采集技術(shù)越來越得到人們的重視,傳統(tǒng)的USB 2.0采集平臺理論帶寬只有480 Mbps,實際傳輸能力只有30 Mb/s左右,而USB 3.0采集平臺理論帶寬達(dá)到了5Gbps,能有效解決USB2.0采集系統(tǒng)的缺陷。目前一些
          • 關(guān)鍵字: USB3.0  CPLD  CYUSB3014  數(shù)據(jù)采集  

          一種通用基于CPLD實現(xiàn)的CAN接口連接設(shè)計

          • 一種通用基于CPLD實現(xiàn)的CAN接口連接設(shè)計, 摘要:介紹一種基于CPLD實現(xiàn)的DSP或ARM處理器與CAN總線控制器SJA1000接口連接設(shè)計。通常DSP或ARM處理器都有獨立的地址和數(shù)據(jù)總線,而SJA1000采用的是地址、數(shù)據(jù)分時復(fù)用總線,它們不能直接連接。該設(shè)計主要是通過CP
          • 關(guān)鍵字: CPLD  CAN控制器  SJA1000T  ARM  DSP  微處理器  

          微軟計劃以FPGA提升數(shù)據(jù)中心服務(wù)器效能

          • 微軟計劃以FPGA提升數(shù)據(jù)中心服務(wù)器效能, 微軟(Microsoft)正探索將現(xiàn)場可編程閘陣列(FPGA)導(dǎo)入其資料中心伺服器的可能性。雖然目前這還只是一個初步的概念,但它可望緩減目前在網(wǎng)路效能所面臨的挑戰(zhàn)。微軟伺服器工程副總裁Kushagra Vaid在日前舉行的Linley
          • 關(guān)鍵字: 微軟  FPGA  IP  嵌入式  PLD  CPLD  SoC  

          【E課題】FPGA/CPLD數(shù)字電路原理介紹

          •   當(dāng)產(chǎn)生門控時鐘的組合邏輯超過一級時,證設(shè)計項目的可靠性變得很困難。即使樣機或仿真結(jié)果沒有顯示出靜態(tài)險象,但實際上仍然可能存在著危險。通常,我們不應(yīng)該用多級組合邏輯去鐘控PLD設(shè)計中的觸發(fā)器?! D1給出一個含有險象的多級時鐘的例子。時鐘是由SEL引腳控制的多路選擇器輸出的。多路選擇器的輸入是時鐘(CLK)和該時鐘的2分頻 (DIV2)。由圖1的定時波形圖看出,在兩個時鐘均為邏輯1的情況下,當(dāng)SEL線的狀態(tài)改變時,存在靜態(tài)險象。險象的程度取決于工作的條件。 多級邏輯的險象是可以去除的
          • 關(guān)鍵字: FPGA  CPLD  

          一種帶電流檢測非互補式PWM 產(chǎn)生電路設(shè)計

          •   摘 要: 高壓鈉燈是城市照明的重要設(shè)備, 其供電電源對照明節(jié)能的效果和鈉燈工作的可靠性具有十分重要的意義。針對交流調(diào)壓電源應(yīng)用于城市路燈節(jié)能照明這一特殊場合, 分析了其帶電流檢測的非互補式控制方式的工作過程, 并采用CPLD 設(shè)計了一種相應(yīng)的PWM 時序產(chǎn)生電路, 節(jié)能照明電源采用此種斬波時序電路后可以帶感性、阻性、容性負(fù)載, 工作穩(wěn)定?! ? 引 言  近年來, 城市的照明節(jié)能工作
          • 關(guān)鍵字: PWM  CPLD   

          FPGA實戰(zhàn)演練邏輯篇:FPGA與CPLD

          •   盡管很多人聽說過FPGA和CPLD,但是關(guān)于FPGA與CPLD之間的區(qū)別,了解的人可能不是很多。雖然FPGA與CPLD都是“可反復(fù)編程的邏輯器件”,但是在技術(shù)上卻有一些差異。簡單地說,F(xiàn)PGA就是將CPLD的電路規(guī)模、功能、性能等方面強化之后的產(chǎn)物。(特權(quán)同學(xué)版權(quán)所有)   一般而言, FPGA與CPLD之間的區(qū)別如表1.1所示。(特權(quán)同學(xué)版權(quán)所有)   表1.1 FPGA和CPLD的比較    ?   總而言之,F(xiàn)PGA和CPLD最大的區(qū)別是他們的存儲
          • 關(guān)鍵字: FPGA  CPLD  
          共781條 9/53 |‹ « 7 8 9 10 11 12 13 14 15 16 » ›|
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473