cpld-pci接口文章進(jìn)入cpld-pci接口技術(shù)社區(qū)

東亞LTE設(shè)備需求強(qiáng)勁　FPGA喜迎4G商機(jī)

東亞地區(qū)長(zhǎng)程演進(jìn)計(jì)畫(LTE)設(shè)備需求，驅(qū)動(dòng)現(xiàn)場(chǎng)可編程閘陣列(FPGA)業(yè)者營(yíng)收攀升。2014年中國(guó)大陸及臺(tái)灣陸續(xù)啟動(dòng)LTE商轉(zhuǎn)，帶動(dòng)龐大的LTE設(shè)備購(gòu)置及基礎(chǔ)建設(shè)投資潮，深耕通訊領(lǐng)域有成的FPGA業(yè)者也趁著這波潮流搭上順風(fēng)
關(guān)鍵字： 4G LTE FPGA IP 嵌入式 PLD CPLD

PLD將憑借高效低耗挑戰(zhàn)消費(fèi)電子領(lǐng)域

可編程邏輯器件(PLD)的兩種主要類型是現(xiàn)場(chǎng)可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。根據(jù)半導(dǎo)體行業(yè)協(xié)會(huì)提供的數(shù)據(jù)，PLD現(xiàn)在是半導(dǎo)體行業(yè)中增長(zhǎng)最快的領(lǐng)域之一，高性能PLD現(xiàn)在已經(jīng)從采用最先進(jìn)的標(biāo)準(zhǔn)單元技術(shù)制
關(guān)鍵字： PLD FPGA CPLD

異步FIFO在DSP圖像采集系統(tǒng)中的應(yīng)用

引言基于DSP的圖像采集與處理系統(tǒng)與傳統(tǒng)的PC端的系統(tǒng)相比，具有功耗低、攜帶方便、處理速度快的特點(diǎn)，被廣泛使用在圖像采集與處理領(lǐng)域。DSP(Digital Signal Process or)芯片也稱數(shù)字信號(hào)處理器，是TI公司推出的專
關(guān)鍵字：異步FIFO TVP5150 DSP 中斷 CPLD

基于CPLD的FPGA從并快速加載方案

現(xiàn)場(chǎng)可編程門陣列(FPGA)作為專用集成電路(ASIC)領(lǐng)域的一種半定制電路，可以根據(jù)設(shè)計(jì)的需要靈活實(shí)現(xiàn)各種接口或者總線的輸出，在設(shè)備端的通信產(chǎn)品中已得到越來(lái)越廣泛的使用。FPGA 是基于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)結(jié)構(gòu)的，
關(guān)鍵字： FPGA CPLD 控制器從并加載

機(jī)載導(dǎo)彈一控四電動(dòng)舵機(jī)控制器研究與設(shè)計(jì)

電動(dòng)舵機(jī)作為導(dǎo)彈飛行的執(zhí)行機(jī)構(gòu)，其體積重量的減少有利于導(dǎo)彈性能的提升。為了減小體積重量和節(jié)約成本，電動(dòng)舵機(jī)采用三相無(wú)刷直流電機(jī)+滾珠絲杠直連式結(jié)構(gòu)，采用一個(gè)控制器來(lái)控制四路舵機(jī)。介紹了控制器的硬件結(jié)構(gòu)方案和控制策略，控制器以DSP+CPLD為核心架構(gòu)，采用位置、速度雙閉環(huán)PI控制，實(shí)現(xiàn)單一控制器同時(shí)控制四套電動(dòng)舵機(jī)相互獨(dú)立工作。實(shí)驗(yàn)結(jié)果表明，控制器可以正常工作，舵機(jī)帶寬可達(dá)到25Hz。
關(guān)鍵字：電動(dòng)舵機(jī) DSP CPLD 三相無(wú)刷直流電機(jī)

上海安路科技宣布國(guó)內(nèi)首款ELF系列非易失性CPLD產(chǎn)品開始批量供貨

　　上海安路信息科技有限公司宣布在其主力FPGA產(chǎn)品EAGLE系列之外，再添CPLD產(chǎn)品ELF系列。本次增添的器件包括ELF300和ELF650，目前公司開始對(duì)這兩顆器件批量供貨。　　ELF系列CPLD作為擁有軟、硬件完全知識(shí)產(chǎn)權(quán)的國(guó)內(nèi)首款非易失性無(wú)限重構(gòu)可編程邏輯器件，ELF的量產(chǎn)將打破國(guó)外巨頭在CPLD市場(chǎng)長(zhǎng)期壟斷的局面。CPLD被廣泛應(yīng)用于消費(fèi)類、通信、工控、加密、汽車、醫(yī)療、軍工航天等等多個(gè)領(lǐng)域。　　上海安路銷售副總裁盧鵬表示：“ELF相比同等規(guī)模國(guó)外器件，將提供給客戶更好
關(guān)鍵字：上海安路 CPLD

基于CAN總線的多通道實(shí)時(shí)模擬器設(shè)計(jì)

　　CAN總線與一般的串行通信總線相比，它的數(shù)據(jù)通信具有可靠性高，實(shí)時(shí)性高，靈活性強(qiáng)等優(yōu)點(diǎn)，不僅廣泛應(yīng)用于汽車行業(yè)，而且擴(kuò)展到了機(jī)械工業(yè)、機(jī)器人、數(shù)控機(jī)床等諸多領(lǐng)域。尤其在大量數(shù)據(jù)通信處理中，高可靠性及實(shí)時(shí)響應(yīng)的場(chǎng)合，單通道CAN總線不能滿足實(shí)際通信的要求。為此，介紹一種基于多通道實(shí)時(shí)CAN模擬器的設(shè)計(jì)方案。　　步驟/方法　　1 　　CAN總線與一般的串行通信總線相比，它的數(shù)據(jù)通信具有可靠性高，實(shí)時(shí)性高，靈活性強(qiáng)等優(yōu)點(diǎn)，不僅廣泛應(yīng)用于汽車行業(yè)，而且擴(kuò)展到了機(jī)械工業(yè)、機(jī)器人、數(shù)控機(jī)床等諸多領(lǐng)域。尤
關(guān)鍵字： CAN CPLD

羅姆推出FPGA用電源穩(wěn)壓器及模塊

羅姆推出FPGA用電源穩(wěn)壓器及模塊, 近年來(lái)，電子設(shè)備(應(yīng)用)的多樣化與高性能化以驚人的速度不斷發(fā)展?？梢哉f(shuō)，這種趨勢(shì)使各產(chǎn)品的開發(fā)周期縮短，并給半導(dǎo)體技術(shù)帶來(lái)了巨大的發(fā)展空間。在這種背景下，被稱為FPGA的LSI為電子設(shè)備的開發(fā)作出了巨大貢獻(xiàn)，
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD

FPGA實(shí)戰(zhàn)演練邏輯篇3：FPGA與CPLD

盡管很多人聽說(shuō)過(guò)FPGA和CPLD，但是關(guān)于FPGA與CPLD之間的區(qū)別，了解的人可能不是很多。雖然FPGA與CPLD都是“可反復(fù)編程的邏輯器件”，但是在技術(shù)上
關(guān)鍵字： FPGA 實(shí)戰(zhàn)演練 CPLD

基于CPLD實(shí)現(xiàn)QPSK調(diào)制電路的設(shè)計(jì)

QPSK是數(shù)字通信系統(tǒng)中一種常用的多進(jìn)制調(diào)制方式。其調(diào)制的基本原理：對(duì)輸入的二進(jìn)制序列按每?jī)晌淮a元分為一組，用載波的四種相位表征它們。實(shí)際
關(guān)鍵字： QPSK調(diào)制 CPLD

基于MAX 7 0 0 0A與CYUSB3014的USB3.0數(shù)據(jù)采集系統(tǒng)

基于MAX 7 0 0 0A與CYUSB3014的USB3.0數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì), 0 引言目前高速數(shù)據(jù)采集技術(shù)越來(lái)越得到人們的重視，傳統(tǒng)的USB 2.0采集平臺(tái)理論帶寬只有480 Mbps，實(shí)際傳輸能力只有30 Mb/s左右，而USB 3.0采集平臺(tái)理論帶寬達(dá)到了5Gbps，能有效解決USB2.0采集系統(tǒng)的缺陷。目前一些
關(guān)鍵字： USB3．0 CPLD CYUSB3014 數(shù)據(jù)采集

一種通用基于CPLD實(shí)現(xiàn)的CAN接口連接設(shè)計(jì)

一種通用基于CPLD實(shí)現(xiàn)的CAN接口連接設(shè)計(jì), 摘要：介紹一種基于CPLD實(shí)現(xiàn)的DSP或ARM處理器與CAN總線控制器SJA1000接口連接設(shè)計(jì)。通常DSP或ARM處理器都有獨(dú)立的地址和數(shù)據(jù)總線，而SJA1000采用的是地址、數(shù)據(jù)分時(shí)復(fù)用總線，它們不能直接連接。該設(shè)計(jì)主要是通過(guò)CP
關(guān)鍵字： CPLD CAN控制器 SJA1000T ARM DSP 微處理器

微軟計(jì)劃以FPGA提升數(shù)據(jù)中心服務(wù)器效能

微軟計(jì)劃以FPGA提升數(shù)據(jù)中心服務(wù)器效能, 微軟(Microsoft)正探索將現(xiàn)場(chǎng)可編程閘陣列(FPGA)導(dǎo)入其資料中心伺服器的可能性。雖然目前這還只是一個(gè)初步的概念，但它可望緩減目前在網(wǎng)路效能所面臨的挑戰(zhàn)。微軟伺服器工程副總裁Kushagra Vaid在日前舉行的Linley
關(guān)鍵字：微軟 FPGA IP 嵌入式 PLD CPLD SoC

【E課題】FPGA/CPLD數(shù)字電路原理介紹

　　當(dāng)產(chǎn)生門控時(shí)鐘的組合邏輯超過(guò)一級(jí)時(shí)，證設(shè)計(jì)項(xiàng)目的可靠性變得很困難。即使樣機(jī)或仿真結(jié)果沒有顯示出靜態(tài)險(xiǎn)象，但實(shí)際上仍然可能存在著危險(xiǎn)。通常，我們不應(yīng)該用多級(jí)組合邏輯去鐘控PLD設(shè)計(jì)中的觸發(fā)器。　　圖1給出一個(gè)含有險(xiǎn)象的多級(jí)時(shí)鐘的例子。時(shí)鐘是由SEL引腳控制的多路選擇器輸出的。多路選擇器的輸入是時(shí)鐘(CLK)和該時(shí)鐘的2分頻 (DIV2)。由圖1的定時(shí)波形圖看出，在兩個(gè)時(shí)鐘均為邏輯1的情況下，當(dāng)SEL線的狀態(tài)改變時(shí)，存在靜態(tài)險(xiǎn)象。險(xiǎn)象的程度取決于工作的條件。多級(jí)邏輯的險(xiǎn)象是可以去除的
關(guān)鍵字： FPGA CPLD

一種帶電流檢測(cè)非互補(bǔ)式PWM 產(chǎn)生電路設(shè)計(jì)

　　摘要: 高壓鈉燈是城市照明的重要設(shè)備, 其供電電源對(duì)照明節(jié)能的效果和鈉燈工作的可靠性具有十分重要的意義。針對(duì)交流調(diào)壓電源應(yīng)用于城市路燈節(jié)能照明這一特殊場(chǎng)合, 分析了其帶電流檢測(cè)的非互補(bǔ)式控制方式的工作過(guò)程, 并采用CPLD 設(shè)計(jì)了一種相應(yīng)的PWM 時(shí)序產(chǎn)生電路, 節(jié)能照明電源采用此種斬波時(shí)序電路后可以帶感性、阻性、容性負(fù)載, 工作穩(wěn)定?！　? 引言　　近年來(lái), 城市的照明節(jié)能工作
關(guān)鍵字： PWM CPLD