dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

基于FPGA 與VHDL 的微型打印機(jī)的驅(qū)動設(shè)計(jì)

摘要：為了取代傳統(tǒng)利用單片機(jī)驅(qū)動微型打印機(jī)，使用Alt era 公司的FPGA 芯片EP3C25Q240C8N 設(shè)計(jì)驅(qū)動打印機(jī)的硬件控制電路，并正確控制微型打印機(jī)的工作時(shí)序。軟件使用硬件描述語言VH DL 實(shí)現(xiàn)對微型打印機(jī)的時(shí)序控
關(guān)鍵字： FPGA VHDL 微型打印機(jī) 驅(qū)動設(shè)計(jì)

基于FPGA 的衛(wèi)星便攜站的同步數(shù)字復(fù)接器的設(shè)計(jì)

在便攜式數(shù)字衛(wèi)星通信系統(tǒng)中，為了擴(kuò)大傳輸容量和提高傳輸效率，滿足同時(shí)傳輸幾種業(yè)務(wù)的需求，通常采用時(shí)分復(fù)用的方法，將若干個(gè)低速數(shù)字碼流按一定格式合并成一個(gè)高速數(shù)據(jù)碼流，以便在一條信道中傳輸，使各個(gè)業(yè)務(wù)信
關(guān)鍵字： FPGA 衛(wèi)星便攜數(shù)字復(fù)接器

根升余弦脈沖成形濾波器FPGA實(shí)現(xiàn)

摘要：提出了基于電路分割技術(shù)實(shí)現(xiàn)通信系統(tǒng)發(fā)送端根升余弦波形成形濾波器查表法的FPGA結(jié)構(gòu)，節(jié)省了ROM單元，討論了其ROM初始化時(shí)形波數(shù)據(jù)的組織方法，完成了該結(jié)構(gòu)的VHDL實(shí)現(xiàn)，給出了該設(shè)計(jì)在Modelsim環(huán)境下的時(shí)序仿
關(guān)鍵字： FPGA 脈沖成形濾波器

SoC FPGA上的策略考慮

SoC FPGA上的策略考慮,引言　　集成了 FPGA 架構(gòu)、硬核 CPU 子系統(tǒng)以及其他硬核 IP 的半導(dǎo)體器件 SoC FPGA 已經(jīng)發(fā)展到了一個(gè)“關(guān)鍵點(diǎn)”，它在今后十年中會得到廣泛應(yīng)用，為系統(tǒng)設(shè)計(jì)人員提供更多的選擇。對于在 FPGA 上開發(fā)的系統(tǒng)
關(guān)鍵字：考慮策略 FPGA SoC

PLD/FPGA硬件語言設(shè)計(jì)verilog HDL

PLD/FPGA硬件語言設(shè)計(jì)verilog HDL,HDL概述　　隨著EDA技術(shù)的發(fā)展，使用硬件語言設(shè)計(jì)PLD/FPGA成為一種趨勢。目前最主要的硬件描述語言是VHDL和verilog HDL及System Verilog。 VHDL發(fā)展的較早，語法嚴(yán)格;而Verilog HDL是在C語言的基礎(chǔ)上發(fā)展起來的一種硬
關(guān)鍵字： verilog HDL 設(shè)計(jì) 語言硬件 PLD/FPGA

基于DSP+FPGA的紅外圖像小目標(biāo)檢測系統(tǒng)設(shè)計(jì)

基于DSP+FPGA的紅外圖像小目標(biāo)檢測系統(tǒng)設(shè)計(jì),研究單幀紅外圖像小目標(biāo)的檢測問題。對傳統(tǒng)基于數(shù)學(xué)形態(tài)學(xué)的Top-hat算子進(jìn)行分析和實(shí)驗(yàn)，并利用一種最大類間方差方法確定分割閾值，進(jìn)行圖像分割和目標(biāo)檢測。在Matlab仿真中發(fā)現(xiàn)，這種方法能夠在一定程度上提高單幀圖像目標(biāo)檢測的成功率，并且在一定程度上能夠適應(yīng)不同環(huán)境的需要，在實(shí)際應(yīng)用中具有一定的魯棒性。同時(shí)描述一種基于DSP+FPGA的紅外圖像處理系統(tǒng)，該結(jié)構(gòu)在一定程度上可滿足實(shí)時(shí)性和靈活性的要求，具有很強(qiáng)的通用性和可擴(kuò)展性。介紹了該系統(tǒng)的總體結(jié)構(gòu)，并且給
關(guān)鍵字：目標(biāo) 檢測系統(tǒng) 設(shè)計(jì) 圖像紅外 DSP FPGA 基于

TKScope DK10率先支持TI DSP全系列快速仿真、燒寫

TKScope DK10率先支持TI DSP全系列快速仿真、燒寫, TKScope DK10是廣州致遠(yuǎn)電子有限公司2010年隆重推出的一款高性能綜合仿真開發(fā)平臺，支持DSP和ARM內(nèi)核的仿真調(diào)試，并且支持片內(nèi)／片外Flash的獨(dú)立燒寫，同時(shí)內(nèi)嵌32路專業(yè)邏輯分析儀。1 TKScope DK10仿真器簡介
關(guān)鍵字：全系列快速仿真燒寫 DSP TI DK10 率先支持 TKScope

以可編程DSP架構(gòu)應(yīng)對TD-SCDMA以及TD-LTE帶來的設(shè)計(jì)挑戰(zhàn)

中國作為目前世界上最大的移動市場，對于移動標(biāo)準(zhǔn)的發(fā)展，希望制定不同于西方的自己的標(biāo)準(zhǔn)。這就是目前的3G標(biāo)準(zhǔn)TD-SCDMA以及未來的4G標(biāo)準(zhǔn)TD-LTE。
在2006年初，中國政府宣布TD-SCDMA正式成為中國的3G移動通
關(guān)鍵字： TD-LTE 帶來設(shè)計(jì) 挑戰(zhàn) 以及 TD-SCDMA DSP 架構(gòu) 應(yīng)對

雙DSP的多路視頻監(jiān)控系統(tǒng)設(shè)計(jì)

摘要：采用兩片TI公司的專用視頻處理芯片TMS320DM642設(shè)計(jì)了一種多路視頻監(jiān)控系統(tǒng)。其中，DSP1與視頻采集芯片SAA7113共同完成多路視頻的采集，并拼接成一路視頻圖像輸出；DSP2完成對DSP1輸出圖像的采集、壓縮和視頻傳
關(guān)鍵字：設(shè)計(jì) 監(jiān)控系統(tǒng) 視頻 DSP

基于DSP的語音降噪系統(tǒng)設(shè)計(jì)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：語音降噪 DSP TMS320VC5509

市場需求推動FPGA、CPU、DSP走向融合

　　實(shí)際上，推動某項(xiàng)或幾項(xiàng)技術(shù)發(fā)展方向的真正動力是市場與技術(shù)的綜合因素，技術(shù)本身或內(nèi)在的發(fā)展慣性并不是最重要的，或者說并非唯一決定性因素。　　
關(guān)鍵字： FPGA DSP

基于多DSP并行處理的聲探測系統(tǒng)設(shè)計(jì)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP TI 聲探測系統(tǒng) 多DSP并行處理

基于DSP的交流異步電機(jī)高精度調(diào)速系統(tǒng)設(shè)計(jì)

基于DSP的交流異步電機(jī)高精度調(diào)速系統(tǒng)設(shè)計(jì),摘要：針對交流異步電機(jī)的特性，設(shè)計(jì)了一套基于DSP的交流異步電機(jī)高精度調(diào)速系統(tǒng)。系統(tǒng)應(yīng)用矢量控制技術(shù)作為系統(tǒng)的總體控制方案，以TI公司電機(jī)控制專用的高速數(shù)字信號處理器(DSP)TMS320F2812為系統(tǒng)的核心處理器，三菱
關(guān)鍵字： DSP

基于DSP的數(shù)字預(yù)失真系統(tǒng)設(shè)計(jì)

基于DSP的數(shù)字預(yù)失真系統(tǒng)設(shè)計(jì),摘要：為提高無線通信系統(tǒng)的通信質(zhì)量與效率，提出一種基于DSP自適應(yīng)數(shù)字預(yù)失真技術(shù)的系統(tǒng)設(shè)計(jì)。采用TI公司的低功耗、高性能數(shù)字信號處理器TMS320VC5502，有效提高了信號處理速度，減少了回路延時(shí)。根據(jù)信號的幅度，數(shù)
關(guān)鍵字： DSP 放大器

CEVA-TeakLite-III DSP 通過DTS-HD Master Audio Logo認(rèn)證

　　所有基于CEVA-TeakLite-III之設(shè)計(jì)的性能及兼容性　　全球領(lǐng)先的硅產(chǎn)品知識產(chǎn)權(quán)(SIP)平臺解決方案和數(shù)字信號處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司宣布，其CEVA-TeakLite-III DSP內(nèi)核通過了DTS-HD Master Audio™ Logo認(rèn)證。這項(xiàng)認(rèn)證是在實(shí)際的CEVA-TeakLite-III DSP內(nèi)核硬件平臺上，利用全面優(yōu)化的軟件(SW)實(shí)現(xiàn)方案來完成的，可為高端音頻SoC開發(fā)人員提供一種已獲驗(yàn)證的硬件和軟件解決方案，幫助其簡化設(shè)計(jì)流程，大幅縮短
關(guān)鍵字： CEVA DSP SIP