EEPW首頁(yè) >>
主題列表 >>
dsp+fpga
dsp+fpga 文章 進(jìn)入dsp+fpga技術(shù)社區(qū)
多種EDA工具的FPGA設(shè)計(jì)方案
- 概述:介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計(jì)的實(shí)現(xiàn)原理及方法,其中包括設(shè)計(jì)輸入、綜合、功能仿真、實(shí)現(xiàn)、時(shí)序仿真、配置下載等具體內(nèi)容。并以實(shí)際操作介紹了整個(gè)FPGA的設(shè)計(jì)流程。 關(guān)鍵詞: FPGA 仿真 綜合 EDA在數(shù)字
- 關(guān)鍵字: FPGA EDA 設(shè)計(jì)方案
對(duì)勾形復(fù)蘇 新需求引領(lǐng)半導(dǎo)體業(yè)革新
- 今年4月的Globalpress電子峰會(huì)如期在美國(guó)舊金山舉行,30多家公司的密集講演折射出半導(dǎo)體業(yè)的回暖態(tài)勢(shì),而從與會(huì)公司的發(fā)展策略和分享的熱點(diǎn)技術(shù)中,或可一窺半導(dǎo)體業(yè)下一波的發(fā)展方向。本報(bào)記者特就其中的熱點(diǎn)技術(shù)進(jìn)行探討,并就幾家公司的發(fā)展策略進(jìn)行介紹,以饗讀者。 ASIC與FPGA發(fā)力低功耗 年參加Globalpress電子峰會(huì)的企業(yè)代表中,與FPGA相關(guān)的公司數(shù)量眾多,包括Altera、Lattice(萊迪思)、QuickLogic等。而與其呈此消彼長(zhǎng)之勢(shì)的ASIC陣營(yíng)也不甘示弱,Op
- 關(guān)鍵字: ASIC FPGA
基于FPGA視頻采集中的I2C總線設(shè)計(jì)與實(shí)現(xiàn)
- 隨著編碼理論和多媒體網(wǎng)絡(luò)應(yīng)用的發(fā)展,圖像和視頻壓縮編碼JPEG2000系統(tǒng)應(yīng)用得到逐步推廣。在此從視頻采集中I2C總線的特點(diǎn)、協(xié)議入手,著重對(duì)I2C總線設(shè)計(jì)及實(shí)現(xiàn)方法進(jìn)行介紹?;谝曨l采集芯片SAA7111,提出采用VHDL語(yǔ)言來(lái)模擬實(shí)現(xiàn)I2C總線接口的方法,并將其嵌入到FPGA中。實(shí)驗(yàn)仿真結(jié)果證明數(shù)據(jù)是正確、穩(wěn)定、可靠的,具有一定的可借鑒性。
- 關(guān)鍵字: 總線 設(shè)計(jì) 實(shí)現(xiàn) I2C 集中 FPGA 視頻 基于 通信協(xié)議
FPGA+DSP導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)
- 1引言隨著同防工業(yè)對(duì)精確制導(dǎo)武器要求的不斷提高,武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜,以及電子元器件水...
- 關(guān)鍵字: FPGA+DSP 導(dǎo)引頭 信號(hào)處理 設(shè)計(jì)
2009~2010年度TI DSP大賽決賽在哈爾濱舉行
- 2010年5月19日至22日,2009~2010年度TI DSP大獎(jiǎng)賽決賽在哈爾濱隆重舉行,本次競(jìng)賽由德州儀器主辦,哈爾濱工程大學(xué)承辦。共有來(lái)自全國(guó)25所高校的41支參賽隊(duì),200余名師生參加了此次決賽,哈爾濱工程大學(xué)、復(fù)旦大學(xué)、清華大學(xué)、深圳大學(xué)等4支參賽隊(duì)分別獲得了OMAP3專題組、算法組、系統(tǒng)設(shè)計(jì)組的一等獎(jiǎng)。德州儀器副總裁林坤山先生,首席科學(xué)家Gene Frants先生、亞洲區(qū)大學(xué)計(jì)劃部總監(jiān)沈潔女士以及哈爾濱工程大學(xué)領(lǐng)導(dǎo)出席并為獲獎(jiǎng)學(xué)生頒獎(jiǎng)。 會(huì)場(chǎng) 2009~2010年度TI DSP
- 關(guān)鍵字: TI DSP
Altium在Altium Designer軟件內(nèi)新增Aldec FPGA仿真技術(shù)
- Altium和Aldec日前簽署的OEM協(xié)議中決定將Aldec的FPGA仿真功能添加到Altium Designer軟件中去。 該協(xié)議的簽署使進(jìn)行FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)設(shè)計(jì)的電子產(chǎn)品設(shè)計(jì)師們?nèi)缁⑻硪?,業(yè)內(nèi)領(lǐng)先的Aldec VHDL及Verilog仿真功能實(shí)現(xiàn)了無(wú)縫集成,與Altium Designer軟件融為一體。電子產(chǎn)品設(shè)計(jì)師們可以在Altium電子產(chǎn)品設(shè)計(jì)統(tǒng)一架構(gòu)中使用久經(jīng)考驗(yàn)的Aldec仿真技術(shù)。 Altium首席執(zhí)行官Nick Martin表示:“多年來(lái),Alti
- 關(guān)鍵字: Altium FPGA Designer
基于CycloneII和MSP430的網(wǎng)絡(luò)數(shù)據(jù)加密實(shí)現(xiàn)
- 1引言隨著信息技術(shù)和網(wǎng)絡(luò)化進(jìn)程的發(fā)展,網(wǎng)絡(luò)通信安全問(wèn)題日益突出?,F(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)以其自...
- 關(guān)鍵字: MSP430 CycloneII 網(wǎng)絡(luò)數(shù)據(jù)加密 FPGA
基于FPGA實(shí)現(xiàn)多路模擬信號(hào)自適應(yīng)采集系統(tǒng)
- 主要介紹基于FPGA實(shí)現(xiàn)多路模擬信號(hào)自適應(yīng)采集系統(tǒng)的設(shè)計(jì)。該系統(tǒng)主要包括軟件和硬件兩部分:硬件主要采用FPGA芯片,AD7982-1,ADG406和運(yùn)放AD824來(lái)搭建硬件平臺(tái);軟件包括FPGA程序和事后數(shù)據(jù)處理程序。系統(tǒng)采用動(dòng)態(tài)8位量化方式克服了固定8位量化對(duì)信號(hào)采集精度的影響,目前已成功用于產(chǎn)品中。
- 關(guān)鍵字: FPGA 多路 采集系統(tǒng) 模擬信號(hào)
新的變步長(zhǎng)LMS算法及DSP設(shè)計(jì)
- 新的變步長(zhǎng)LMS算法及DSP設(shè)計(jì),Widrow和Hoff等人于1960年提出最小均方誤差(LMS)算法,由于其結(jié)構(gòu)簡(jiǎn)單,計(jì)算量小,穩(wěn)定性好,易于實(shí)現(xiàn)等優(yōu)點(diǎn)而得到廣泛的應(yīng)用。LMS算法的缺點(diǎn)是收斂速度慢,它克服不了收斂速度和穩(wěn)態(tài)誤差這一對(duì)固有矛盾:在收斂的前
- 關(guān)鍵字: 設(shè)計(jì) DSP 算法 LMS 步長(zhǎng)
基于DSP MSC8156的3G LTE應(yīng)用實(shí)現(xiàn)
- 關(guān)鍵字: DSP公司 dsp開(kāi)發(fā)板 dsp教程 工業(yè)控制 網(wǎng)絡(luò)通信 多媒體處理 數(shù)字信號(hào)處理 DSP
dsp+fpga介紹
您好,目前還沒(méi)有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條,闡述對(duì)dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473