fpga) 文章進(jìn)入fpga)技術(shù)社區(qū)

FPGA與單片機(jī)實(shí)現(xiàn)低頻數(shù)字式相位測(cè)量?jī)x

FPGA與單片機(jī)實(shí)現(xiàn)低頻數(shù)字式相位測(cè)量?jī)x,摘要：提出了以AVR ATmega128單片機(jī)和Altera公司的Cyclone系列EP1C3T100為核心的系統(tǒng)設(shè)計(jì)方案。分析了數(shù)字式低頻相位測(cè)量?jī)x的測(cè)量原理和測(cè)量誤差及其消除的方法。主要介紹了系統(tǒng)的軟硬件設(shè)計(jì)。實(shí)踐表明，此方案設(shè)計(jì)的
關(guān)鍵字：數(shù)字式相位測(cè)量?jī)x 低頻實(shí)現(xiàn) 單片機(jī) FPGA

基于TMS320C6416與FPGA的實(shí)時(shí)光電圖像識(shí)別系統(tǒng)

基于TMS320C6416與FPGA的實(shí)時(shí)光電圖像識(shí)別系統(tǒng),光電混合模式識(shí)別以其高速并行處理和無(wú)串?dāng)_的優(yōu)點(diǎn)成為實(shí)現(xiàn)模式識(shí)別實(shí)用化和實(shí)時(shí)化的重要途徑，其在目標(biāo)識(shí)別、指紋識(shí)別、光纖檢測(cè)、工業(yè)零件識(shí)別、汽車(chē)牌照識(shí)別等領(lǐng)域得到了廣泛的研究和應(yīng)用[1.2]，并取得了很好的識(shí)別
關(guān)鍵字：圖像識(shí)別系統(tǒng) 光電實(shí)時(shí) TMS320C6416 FPGA 基于

FPGA設(shè)計(jì)中毛刺信號(hào)解析

FPGA設(shè)計(jì)中毛刺信號(hào)解析,在FPGA的設(shè)計(jì)中，毛刺現(xiàn)象是長(zhǎng)期困擾電子設(shè)計(jì)工程師的設(shè)計(jì)問(wèn)題之一, 是影響工程師設(shè)計(jì)效率和數(shù)字系統(tǒng)設(shè)計(jì)有效性和可靠性的主要因素。由于信號(hào)在FPGA的內(nèi)部走線(xiàn)和通過(guò)邏輯單元時(shí)造成的延遲,在多路信號(hào)變化的瞬間，組合
關(guān)鍵字：解析信號(hào) 毛刺設(shè)計(jì) FPGA

基于FPGA的超聲波信號(hào)處理研究

摘要：為了降低超聲波流量檢測(cè)過(guò)程中噪聲對(duì)檢測(cè)精度的影響，采用FPGA器件構(gòu)建了FIR濾波器，并提出一種新穎的查表法替代濾波器中的乘法運(yùn)算。試驗(yàn)結(jié)果表明，該濾波器設(shè)計(jì)方法顯著降低了FPGA的片內(nèi)硬件開(kāi)銷(xiāo)，提高了濾波
關(guān)鍵字： FPGA 超聲波信號(hào)處理

基于FPGA的PCM30／32路系統(tǒng)信號(hào)同步數(shù)字復(fù)接設(shè)計(jì)

摘要：在現(xiàn)代數(shù)字通信系統(tǒng)中，為了擴(kuò)大信道的傳輸容量提高信號(hào)傳輸效率，常采用數(shù)字復(fù)接的技術(shù)。在分析了PCM30／32路系統(tǒng)基群信號(hào)幀結(jié)構(gòu)的基礎(chǔ)上，以EDA綜合仿真設(shè)計(jì)軟件QuartusⅡ8．0為開(kāi)發(fā)平臺(tái)，利用Verilog HDL硬
關(guān)鍵字： FPGA PCM 30 系統(tǒng)

LTE中卷積碼的譯碼器設(shè)計(jì)與FPGA實(shí)現(xiàn)

摘要：基于長(zhǎng)期演進(jìn)(LTE)的Tail-biting卷積碼，介紹了維特比譯碼算法，它是一種最優(yōu)的卷積碼譯碼算法。由于Tail-biting卷積碼的循環(huán)特性，采用固定延遲譯碼的方法，降低了譯碼復(fù)雜度。通過(guò)使用全并行的結(jié)構(gòu)及簡(jiǎn)單的回
關(guān)鍵字： FPGA LTE 卷積碼譯碼器

一種高速I(mǎi)2C總線(xiàn)從器件接口IP核的設(shè)計(jì)與實(shí)現(xiàn)

I2C總線(xiàn)作為一種事實(shí)上的國(guó)際標(biāo)準(zhǔn)，在超過(guò)100種不同的IC上實(shí)現(xiàn)并且得到超過(guò)50家公司的許可。它具有連線(xiàn)少，結(jié)構(gòu)簡(jiǎn)單的特點(diǎn)。本文介紹了一種高速I(mǎi)2C從器件接口電路IP核設(shè)計(jì)。在系統(tǒng)應(yīng)用中，單片機(jī)作為主控器件，本IP核作為從器件中的接口電路，它們通過(guò)I2C總線(xiàn)相連，實(shí)現(xiàn)MCU對(duì)IC或FPGA中相關(guān)寄存器的訪問(wèn)。從而代替了MCU通用的地址數(shù)據(jù)接口，大大減少了IC或FPGA的管腳數(shù)量，節(jié)省了I/O資源，這對(duì)于I/O資源緊張的IC設(shè)計(jì)和FPGA開(kāi)發(fā)是非常有意義的。
關(guān)鍵字： FPGA I2C總線(xiàn) IP核 201107

基于FPGA的高速通道校正實(shí)現(xiàn)

當(dāng)今社會(huì)無(wú)線(xiàn)通信迅猛發(fā)展，無(wú)線(xiàn)通信用戶(hù)激增，要解決通信系統(tǒng)容量、帶寬限制等這些嚴(yán)重問(wèn)題的一個(gè)關(guān)鍵技術(shù)就是多天線(xiàn)通信技術(shù)。這項(xiàng)技術(shù)的使用能大幅度地提高無(wú)線(xiàn)通信系統(tǒng)的頻譜效率和鏈路可靠性，與單天線(xiàn)系統(tǒng)相比，用多天線(xiàn)系統(tǒng)發(fā)射和接收信號(hào)能獲得陣列增益(或稱(chēng)波束形成增益)、分集增益、多路復(fù)用增益和干擾抑制等優(yōu)勢(shì)。然而多天線(xiàn)技術(shù)帶來(lái)諸多優(yōu)勢(shì)的同時(shí)會(huì)不可避免地引起通道不一致性問(wèn)題[1]。在實(shí)際工程應(yīng)用中，陣列接收機(jī)的多個(gè)通道由于PCB(印制電路板)走線(xiàn)長(zhǎng)度不等、通道特性存在差異等硬件的非理想因素，導(dǎo)致多個(gè)通道接收到的
關(guān)鍵字： FPGA，Xilinx 201107

CDMA 2000系統(tǒng)中前向鏈路卷積編碼器的FPGA實(shí)現(xiàn)

摘要：為了縮短卷積編碼器設(shè)計(jì)周期，使硬件設(shè)計(jì)更具靈活性，在介紹卷積編碼器原理的基礎(chǔ)上，論述了一種基于可編程邏輯器件，采用模塊化設(shè)計(jì)方法，利用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)CDMA2000系統(tǒng)前向鏈路卷積編碼器的方法，給
關(guān)鍵字： FPGA 實(shí)現(xiàn) 編碼器鏈路系統(tǒng) CDMA

利用FPGA平臺(tái)架構(gòu)提升信息娛樂(lè)系統(tǒng)設(shè)計(jì)靈活性

開(kāi)發(fā)車(chē)載信息娛樂(lè)系統(tǒng)面臨著前所未有的挑戰(zhàn)。事實(shí)上，支持眾多不一致甚至矛盾的要求需要采用全新的思路。設(shè)計(jì)...
關(guān)鍵字：車(chē)載信息娛樂(lè)系統(tǒng) FPGA OEM

基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn)

基于FPGA和DSP的高壓變頻器中性點(diǎn)偏移技術(shù)的算法實(shí)現(xiàn), 　　1 中性點(diǎn)偏移技術(shù)原理分析　　目前國(guó)內(nèi)生產(chǎn)的高壓變頻器大多采用功率單元串聯(lián)疊加多電平，VVVF控制方式。其拓?fù)浣Y(jié)構(gòu)如圖1 所示。A、B、C三相各6 個(gè)功率單元，每個(gè)功率單元輸出電壓為577 V，相電壓UAO=UBO=UCO=3
關(guān)鍵字：技術(shù) 算法實(shí)現(xiàn) 中性變頻器 FPGA DSP 高壓基于

基于軟件測(cè)試技術(shù)的FPGA測(cè)試研究

基于對(duì)FPGA系統(tǒng)失效機(jī)理的深入分析, 提出了軟件測(cè)試技術(shù)在FPGA測(cè)試中的應(yīng)用, 并分析了其可行性; 通過(guò)對(duì)比FPGA與軟件系統(tǒng)的異同, 歸納出FPGA特有的測(cè)試要求，從而在軟件測(cè)試技術(shù)的基礎(chǔ)上針對(duì)FPGA的特點(diǎn)進(jìn)行改進(jìn), 形成了一套實(shí)用的FPGA測(cè)試方法。
關(guān)鍵字： FPGA 軟件測(cè)試技術(shù) 測(cè)試

基于CPLD／FPGA的多串口設(shè)計(jì)與實(shí)現(xiàn)

摘要：在工業(yè)控制中如何提高一對(duì)多的串口通訊可靠性和系統(tǒng)的集成性成為研究熱點(diǎn)。本文利用嵌入式技術(shù)，提出基于CPLD／FPGA的多串口擴(kuò)展設(shè)計(jì)方案。實(shí)現(xiàn)并行口到多個(gè)全雙工異步通訊口之間的轉(zhuǎn)換，并根據(jù)嵌入式系統(tǒng)實(shí)時(shí)
關(guān)鍵字： CPLD FPGA 多串口

FPGA的配置及接口電路

與CPLD不同，F(xiàn)PGA是基于門(mén)陣列方式為用戶(hù)提供可編程資源的，其內(nèi)部邏輯結(jié)構(gòu)的形成是由配置數(shù)據(jù)決定的。這些配置...
關(guān)鍵字： FPGA 接口電路

控制SARCON電弧爐電極

??? 　"我們選擇了CompactRIO平臺(tái)以及十分穩(wěn)定且提供了工業(yè)I/O板卡的FPGA技術(shù)。" 　　– Ion Arizti, Sarralle equipos siderúrgicos, dpto. Ingeniería. Oficina técnica eléctrica 　
關(guān)鍵字： NI LabVIEW FPGA