fpga+arm 文章進(jìn)入fpga+arm技術(shù)社區(qū)

基于DDS的頻譜分析儀設(shè)計(jì)

　　1 引言　　直接數(shù)字頻率合成(DDS)是近幾年一種新型的頻率合成法，其具有頻率切換速度快，頻率分辨率高，以及便于集成等優(yōu)點(diǎn)。在此，設(shè)計(jì)了基于DDS的頻譜分析儀，該頻譜分析儀依據(jù)外差原理，被測信號(hào)與本征頻率混頻，實(shí)現(xiàn)信號(hào)的頻譜分析。　　2 系統(tǒng)設(shè)計(jì) 　　圖1給出系統(tǒng)設(shè)計(jì)框圖，主要由本機(jī)振蕩電路、混頻電路、放大檢波電路、頻譜輸出顯示電路等組成。通過單片機(jī)和現(xiàn)場可編程門陣列(FPGA)共同控制AD985l，以產(chǎn)生正弦掃頻輸出信號(hào)，然后經(jīng)濾波、程控放大得到穩(wěn)定輸出，與經(jīng)放大處理的被測信號(hào)混頻，再經(jīng)放
關(guān)鍵字： DDS FPGA AD985l

基于FPGA的簡易頻譜分析儀

　　1 引言　　目前，由于頻譜分析儀價(jià)格昂貴，高等院校只是少數(shù)實(shí)驗(yàn)室配有頻譜儀。但電子信息類教學(xué)，如果沒有頻譜儀輔助觀察，學(xué)生只能從書本中抽象理解信號(hào)特征，嚴(yán)重影響教學(xué)實(shí)驗(yàn)效果。　　針對(duì)這種現(xiàn)狀提出一種基于FPGA的簡易頻譜分析儀設(shè)計(jì)方案，其優(yōu)點(diǎn)是成本低，性能指標(biāo)滿足教學(xué)實(shí)驗(yàn)所要求的檢測信號(hào)范圍。　　2 設(shè)計(jì)方案　　圖1為系統(tǒng)設(shè)計(jì)總體框圖。該系統(tǒng)采用C8051系列單片機(jī)中的 C8051F121作為控制器，CvcloneⅢ系列EP3C40F484C8型FPGA為數(shù)字信號(hào)算法處理單元。系統(tǒng)設(shè)計(jì)
關(guān)鍵字： FPGA 頻譜分析儀 AD603

基于NIOS II的頻譜分析儀的設(shè)計(jì)與研制

　　頻譜分析儀是微電子測量領(lǐng)域中最基礎(chǔ)、最重要的測量儀器之一，是從事各種電子產(chǎn)品研發(fā)、生產(chǎn)、檢驗(yàn)的重要工具。高分辨率、寬頻帶數(shù)字頻譜分析的方法和實(shí)現(xiàn)一直是該領(lǐng)域的研究熱點(diǎn)[1]。現(xiàn)代頻譜分析儀是基于現(xiàn)代數(shù)字信號(hào)處理理論的頻譜分析儀，信號(hào)經(jīng)過前置預(yù)處理、抗混疊濾波、A/D變換、數(shù)字頻譜分析等環(huán)節(jié)而得到信號(hào)中的頻率分量，達(dá)到與傳統(tǒng)頻譜分析儀同樣的結(jié)果。　　本設(shè)計(jì)完全利用FPGA實(shí)現(xiàn)FFT，在FPGA上實(shí)現(xiàn)整個(gè)系統(tǒng)構(gòu)建。其中CPU選用Altera公司的Nios II軟核處理器進(jìn)行開發(fā), 硬件平臺(tái)關(guān)鍵模塊使
關(guān)鍵字： NIOS II 頻譜分析儀 FPGA

ARM專利費(fèi)增速不如人意股價(jià)大跌6.3%

ARM最近不太順，除了自身的因素之外，還要面對(duì)智能手機(jī)最大新興市場的攪局者，英特爾與中國展訊的聯(lián)盟。
關(guān)鍵字： ARM 4G

基于FPGA的SPWM變頻系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

　　由于脈寬調(diào)制技術(shù)是通過調(diào)整輸出脈沖的頻率及占空比來實(shí)現(xiàn)輸出電壓的變壓變頻效果，所以在電機(jī)調(diào)速、逆變器等眾多領(lǐng)域得到了日益廣泛的應(yīng)用。　　而電磁法作為一種地球物理探測的有效方法，已經(jīng)廣泛地應(yīng)用于礦藏勘探、地質(zhì)災(zāi)害預(yù)測等領(lǐng)域。電磁法儀一般包括發(fā)射機(jī)和接收機(jī)兩大部分。現(xiàn)階段，電磁法儀器的發(fā)射機(jī)部分一般直接采用等寬PWM技術(shù)，其電流諧波畸變率較大，電壓利用率不高，效率很低。　　本文利用FPGA技術(shù)，根據(jù)SPWM自然采樣法原理，設(shè)計(jì)了應(yīng)用于電磁法儀的發(fā)射機(jī)的SPWM系統(tǒng)。該系統(tǒng)應(yīng)用到現(xiàn)有的電磁法儀器中，
關(guān)鍵字： FPGA SPWM Matlab

基于SOPC的SPWM脈沖發(fā)生器的實(shí)現(xiàn)

　　隨著電力電子開關(guān)器件及技術(shù)的不斷發(fā)展，SPWM(正弦波脈寬調(diào)制)技術(shù)在逆變控制領(lǐng)域得到廣泛應(yīng)用。傳統(tǒng)的SPWM驅(qū)動(dòng)芯片速度慢、不夠靈活，存在著電路設(shè)計(jì)復(fù)雜、體積大、抗干擾能力差、設(shè)計(jì)周期長等缺點(diǎn)，對(duì)于許多有特殊要求的場合，由專用芯片很難滿足實(shí)際的要求，因此，本文采用Altera公司的EP2C35F672C8N開發(fā)一種基于可編程片上系統(tǒng)的SPWM脈沖波形電路，SOPC技術(shù)將微處理器和SP-WM波形電路整合到一塊FPGA器件當(dāng)中?？删幊痰钠舷到y(tǒng)SOPC(System 0n Programmable Ch
關(guān)鍵字： SOPC SPWM FPGA

基于Verilog HDL的SPWM全數(shù)字算法的FPGA實(shí)現(xiàn)

　　隨著信號(hào)處理技術(shù)及集成電路制造工藝的不斷發(fā)展，全數(shù)字化SPWM(正弦脈寬調(diào)制)算法在調(diào)速領(lǐng)域越來越受到青睞。實(shí)現(xiàn)SPWM控制算法的方法很多，其中模擬比較法因電路復(fù)雜、且不易與數(shù)字系統(tǒng)連接而很少采用;傳統(tǒng)的微處理器因不能滿足電機(jī)控制所要求的較高采樣頻率(≥1 kHz)而逐漸被高性能的DSP硬件系統(tǒng)所取代，但該系統(tǒng)成本高、設(shè)計(jì)復(fù)雜。與傳統(tǒng)方法相比，在現(xiàn)場可編程邏輯器件FPGA上產(chǎn)生一種新的SPWM控制算法，具有成本低、研發(fā)周期短、執(zhí)行速度高、可擴(kuò)展能力強(qiáng)等優(yōu)點(diǎn)。該技術(shù)進(jìn)一步推動(dòng)了變頻調(diào)速技術(shù)的發(fā)展。
關(guān)鍵字： Verilog HDL SPWM FPGA

基于ARM的工業(yè)以太網(wǎng)智能網(wǎng)關(guān)研制

　　1. 概述　　當(dāng)前，在工業(yè)控制中廣泛采用總線技術(shù)，它把系統(tǒng)中的各個(gè)設(shè)備連接起來,形成一個(gè)工業(yè)網(wǎng)絡(luò)系統(tǒng)。在這個(gè)系統(tǒng)上面的節(jié)點(diǎn)有：具備智能和通信特點(diǎn)的傳感器、控制器、各類通信設(shè)備和計(jì)算機(jī)等。然而,由于各集團(tuán)之間的利益競爭,目前的工業(yè)現(xiàn)場儀表總線方式非常多,有的儀表采用串口通訊方式，有的采用USB總線方式，有的采用CAN總線方式，有的采用以太網(wǎng)方式。這些儀表各自獨(dú)立，難以統(tǒng)一集中監(jiān)控或管理，顯然,這些總線控制系統(tǒng)的發(fā)展趨勢應(yīng)該是共同遵從統(tǒng)一的技術(shù)規(guī)范,真正形成一套開放式互聯(lián)系統(tǒng),并與目前已廣泛使用的信息
關(guān)鍵字： ARM 以太網(wǎng) 智能網(wǎng)關(guān)

基于FPGA的工業(yè)以太網(wǎng)交換機(jī)設(shè)計(jì)優(yōu)化

　　基于以太網(wǎng)的組網(wǎng)技術(shù)是工業(yè)市場中增長最快的技術(shù)之一。大多數(shù)工業(yè)以太網(wǎng)標(biāo)準(zhǔn)使用IEEE 802.3標(biāo)準(zhǔn)以太網(wǎng)協(xié)議，因此這些網(wǎng)絡(luò)能夠傳輸標(biāo)準(zhǔn)的網(wǎng)絡(luò)業(yè)務(wù)和實(shí)時(shí)數(shù)據(jù)。但每個(gè)標(biāo)準(zhǔn)都采用不同的技術(shù)來提供實(shí)時(shí)性能，一些采用定制硬件，一些利用定制軟件，還有的采用完全標(biāo)準(zhǔn)的以太網(wǎng)/TCP/IP實(shí)現(xiàn)。結(jié)果就出現(xiàn)了眾多不同等級(jí)性能、不同成本的互不兼容標(biāo)準(zhǔn)。　　針對(duì)以太網(wǎng)協(xié)議非確定性通信時(shí)間的一個(gè)越來越普及的對(duì)策是在每個(gè)設(shè)備內(nèi)實(shí)現(xiàn)一個(gè)本地時(shí)鐘。由于大多數(shù)設(shè)備都有微處理器及(相對(duì))高速度的時(shí)鐘，因此這種方法比較容易實(shí)現(xiàn)。若
關(guān)鍵字： FPGA 以太網(wǎng) ASSP

FPGA研發(fā)之道(5)從零開始調(diào)試FPGA

　　“合抱之木，生于毫末;九層之臺(tái)，起于壘土;千里之行，始于足下。” 老子《道德經(jīng)》　　對(duì)于新手來說，如何上手調(diào)試FPGA是關(guān)鍵的一步。　　對(duì)于每一個(gè)新設(shè)計(jì)的FPGA板卡，也需要從零開始調(diào)試。　　那么如何開始調(diào)試? 　　下面介紹一種簡易的調(diào)試方法。　　(1) 至少設(shè)定一個(gè)輸入時(shí)鐘 input sys_clk; 　　(2) 設(shè)定輸出 output [N-1:0] led; 　　(3)設(shè)定32位計(jì)數(shù)器 reg [31:0] led_cnt; 　　(4) 時(shí)鐘驅(qū)動(dòng)
關(guān)鍵字： FPGA JTAG CMOS

FPGA研發(fā)之道(4)靈活性的陷阱

　　如果說用一個(gè)詞來描述FPGA的特性，靈活性肯定名列前茅。　　FPGA的靈活性在于：　　(一)I/O的靈活性，其可以通過其I/O組成各種接口與各種器件連接，并且支持不同的電氣特性。　　(二)內(nèi)部存儲(chǔ)器靈活性，可以通過IP生成工具生成各種深度和寬度的RAM或者FIFO等。　　(三)邏輯的靈活性，內(nèi)部邏輯通可生成的各種類型IP。　　對(duì)于I/O接口來說，F(xiàn)PGA的I/O可以支持不同類型的電平和驅(qū)動(dòng)能力，各I/O未定義之前其地位平等，例如一個(gè)數(shù)據(jù)信號(hào)可將其約束在任意引腳，只要其電平符合連接的
關(guān)鍵字： FPGA RAM FIFO

基于ARM和智能手機(jī)的藍(lán)牙CAN分析儀設(shè)計(jì)

　　針對(duì)CAN總線通信質(zhì)量、測試和驗(yàn)證的需要，以及傳統(tǒng)CAN分析儀的復(fù)雜性，且必須選擇PC機(jī)作為顯示終端的不足，論證了一種基于ARM單片機(jī)和智能手機(jī)的CAN總線分析儀設(shè)計(jì)。該分析儀采用以ARM單片機(jī)為核心的硬件電路完成對(duì)CAN網(wǎng)絡(luò)的實(shí)時(shí)數(shù)據(jù)收集和監(jiān)控;采用藍(lán)牙通信方式實(shí)現(xiàn)分析儀與智能手機(jī)的通信并以智能手機(jī)為終端完成數(shù)據(jù)分析。文章對(duì)分析儀硬件、軟件和智能手機(jī)頁面進(jìn)行了具體設(shè)計(jì)，提出了一種新的波特率自動(dòng)檢測方法，最后給出了所設(shè)計(jì)的CAN總線分析儀的實(shí)際試驗(yàn)結(jié)果，可實(shí)現(xiàn)CAN總線波特率自動(dòng)檢測、正常監(jiān)測以及CA
關(guān)鍵字： ARM CAN USB

基于FPGA的SOC設(shè)計(jì)與實(shí)現(xiàn)

　　為減少在印制電路板(PCB)設(shè)計(jì)中的面積開銷，介紹一種Flash結(jié)構(gòu)的現(xiàn) 場可編程門陣列(FPGA)器件，進(jìn)而介紹采用該器件搭建基于先進(jìn)精簡指令集機(jī)器(ARM)的片上系統(tǒng)(SOC)電路的設(shè)計(jì)方法，該方法按照高級(jí)微控制器總線架構(gòu)(AMBA)，設(shè)計(jì)ARM7處理器微系統(tǒng)及其外設(shè)電路，通過用搭建的系統(tǒng)對(duì)片外存儲(chǔ)器進(jìn)行擦寫，以及通過編寫軟硬件代碼定制符合ARM7外圍低速總線協(xié)議的用戶邏輯外設(shè)，驗(yàn)證了系統(tǒng)的準(zhǔn)確性，該系統(tǒng)可用于驗(yàn)證SOC設(shè)計(jì)系統(tǒng)。　　近年來，SOC技術(shù)得到了快速的發(fā)展，逐漸成為微電子行業(yè)的主
關(guān)鍵字： FPGA SOC ARM7

μC／OS-II操作系統(tǒng)在各種處理器上的移植

　　μC/OS-II操作系統(tǒng)是一種搶占式多任務(wù)、單內(nèi)存空間、微小內(nèi)核的嵌入式操作系統(tǒng)，具有高效緊湊的特點(diǎn)。它執(zhí)行效率高，占用空間小，可移植性強(qiáng)，實(shí)時(shí)性能良好且可擴(kuò)展性強(qiáng)。采用μC/OS-II實(shí)時(shí)操作系統(tǒng)，可以有效地對(duì)任務(wù)進(jìn)行調(diào)度;對(duì)各任務(wù)賦予不同的優(yōu)先級(jí)可以保證任務(wù)及時(shí)響應(yīng);采用實(shí)時(shí)操作系統(tǒng)，降低了程序的復(fù)雜度，方便程序的開發(fā)和維護(hù)。 μC/OS-11非常適合應(yīng)用在一些小型的嵌入式產(chǎn)品應(yīng)用場合，在家用電器、機(jī)器人、工業(yè)控制、航空航天、軍事科技等領(lǐng)域有著廣泛的應(yīng)用。　　單片機(jī)、ARM、
關(guān)鍵字： μC／OS-II ARM FPGA

基于嵌入式軟件的技術(shù)文獻(xiàn)及經(jīng)典應(yīng)用設(shè)計(jì)方案匯總

　　嵌入式軟件就是嵌入在硬件中的操作系統(tǒng)和開發(fā)工具軟件，它在產(chǎn)業(yè)中的關(guān)聯(lián)關(guān)系體現(xiàn)為：芯片設(shè)計(jì)制造→嵌入式系統(tǒng)軟件→嵌入式電子設(shè)備開發(fā)、制造。嵌入式軟件與嵌入式系統(tǒng)是密不可分的，它也是計(jì)算機(jī)軟件的一種，同樣由程序及其文檔組成，可細(xì)分成系統(tǒng)軟件、支撐軟件、應(yīng)用軟件三類，是嵌入式系統(tǒng)的重要組成部分。本文為大家介紹嵌入式軟件相關(guān)的技術(shù)文獻(xiàn)以及基于嵌入式軟件的設(shè)計(jì)方案。　　嵌入式軟件開發(fā)相關(guān)技術(shù)文獻(xiàn) 　　嵌入式軟件開發(fā)之：基于ARM處理器的嵌入式系統(tǒng)設(shè)計(jì) 　　本章主要介紹嵌入式應(yīng)用程序
關(guān)鍵字： ARM 開發(fā)工具 API函數(shù)庫