fpga+arm 文章 進入fpga+arm技術社區(qū)
你不得不知的Cortex-M3和M4微控制器使用秘訣
- 許多嵌入式開發(fā)人員對ARM Cortex處理器架構頗為熟悉，但很少有人能夠?qū)@種流行架構了如指掌，從而可以充分發(fā)揮它獨特的特性和性能。ARM Cortex-M4處理器尤為如此，它擁有引以為豪的增強架構、天生的數(shù)字信號處理(DSP)能力和可選的浮點加速器，使精于此道的程序設計人員或硬件工程師可以充分發(fā)揮它的優(yōu)勢。本文接下來將就Cortex-M3/M4微控制器(MCU)的一些更有趣的(但經(jīng)常遭到忽視的)特性展開詳細的論述。 大部分采用Cortex-M3/M4 MCU的目標應用是便攜式的，并且供電電源
- 關鍵字： ARM Cortex-M3 MCU
一種基于ARM11和RFID技術的智能物流管理系統(tǒng)設計
- 摘要：企業(yè)信息化建設的成敗，取決于完備和真實的數(shù)據(jù)自動識別技術，就是利用計算機系統(tǒng)，進行信息化數(shù)據(jù)自動采集的一種信息技術。無線射頻識別技術，RFID是自動識別技術的一種高級形式具有獨特的技術優(yōu)勢。近年來RFID成為業(yè)界關注的焦點，RFID在物流和供應鏈管理中的應用得到空前，應用效果日益彰顯，成為物流和供應鏈管理發(fā)展的巨大推動力。本設計選擇ARM11當下主流的MCU，結(jié)合RFID技術，采用固定式RFID的讀卡器來采集信息，由串口發(fā)送至ARM11為核心的數(shù)據(jù)處理終端進行處理，以簡便的方式實現(xiàn)了物流系統(tǒng)中對
- 關鍵字： RFID ARM 智能物流 倉庫管理系統(tǒng)
Altera發(fā)布Quartus II軟件Arria 10版v14.0
- Altera公司今天發(fā)布Quartus® II軟件Arria® 10版v14.0——業(yè)界最先進的20 nm FPGA和SoC設計環(huán)境。Altera成熟可靠的Quartus II軟件編譯時間是業(yè)界最短的，支持性能最高的20 nm FPGA和SoC設計?？蛻艨梢允褂眠@一最新版軟件所包含的全系列20 nm優(yōu)化IP內(nèi)核，進一步加速其Arria 10 FPGA和SoC設計。 Altera的20 nm設計工具提供業(yè)界最先進的算法，其結(jié)果質(zhì)量最好。與最相近競爭20 nm
- 關鍵字： Altera Quartus II FPGA
基于ARM和以太網(wǎng)供電的網(wǎng)絡攝像機設計
- 1 系統(tǒng)的結(jié)構 整個系統(tǒng)由AT91RM9200處理器、CMOS傳感器、音頻采集系統(tǒng)、以太網(wǎng)供電系統(tǒng)和以太網(wǎng)數(shù)據(jù)通信等幾部分組成。首先，通過CMOS傳感器鏡頭采集圖像，同時還可以進行音頻采集，經(jīng)過AT91RM9200處理器處理，整個過程通過網(wǎng)絡進行數(shù)據(jù)傳輸，通過網(wǎng)絡進行供電，從而實現(xiàn)以太網(wǎng)供電的網(wǎng)絡攝像機系統(tǒng)功能。 2 系統(tǒng)的硬件設計 2.1 AT91RM9200相關設計 AT91RM9200嵌入ARM920T ARM Thumb處理器核，工作于180 MHz時，性能高達200
- 關鍵字： ARM CMOS 網(wǎng)絡攝像機
美高森美新型Libero SoC v11.4軟件改善運行時間高達35%，顯著提升FPGA設計生產(chǎn)率
- 致力于提供功耗、安全、可靠與高性能半導體技術方案的領先供應商美高森美公司(Microsemi Corporation) 宣布推出最新11.4版本Libero系統(tǒng)級芯片(SoC)綜合設計軟件，用于開發(fā)美高森美最新一代FPGA產(chǎn)品。 美高森美新型Libero SoC v11.4用于獲獎的SmartFusion2™ SoC FPGA和IGLOO2™ FPGA，改善設計流程運行時間多達35%。新產(chǎn)品還提供了更高的設計效率，具有改善的SmartDesign圖形設計畫布、改善的文本編
- 關鍵字： 美高森 Libero SoC FPGA
一款基于EFM32的便攜式心率計設計
- 在消費電子領域，便攜式電子產(chǎn)品由于體積小、質(zhì)量輕的特點越來越受到消費者的喜愛，已成為人們生活中不可缺少的部分?；谶@個思路，我們設計了一款便攜式心率計，它可以替代用脈搏聽診器等進行測量的傳統(tǒng)方法，使用非常方便。該產(chǎn)品主要包括三個部分：信號的采集、數(shù)據(jù)處理以及LED 顯示和報警電路。 系統(tǒng)總體設計 ? 圖1 系統(tǒng)結(jié)構框圖 如圖1 所示，從傳感器檢測到的脈搏信號轉(zhuǎn)化為電壓信號送入電壓跟隨器，起到緩沖的作用，使前級和后級隔離開來，避免相互干擾。輸出的信號經(jīng)前置放大后
- 關鍵字： ARM EFM32 心率計
基于ARM+FPGA的大屏幕顯示器控制系統(tǒng)設計
- 0 前言 隨著計算機和半導體技術的發(fā)展，LED大屏幕顯示系統(tǒng)成為集計算機控制、視頻、光電子、微電子、通信、數(shù)字圖像處理技術為一體的顯示設備。目前LED大屏幕顯示器向更高亮度、更高耐氣候性、更高的發(fā)光均勻性、更大屏幕化、更高的可靠性方向發(fā)展。LED顯示屏產(chǎn)業(yè)正成為我國電子信息產(chǎn)業(yè)的重要組成部分。大屏幕顯示技術的發(fā)展進步，需要處理的數(shù)據(jù)量大大增加，系統(tǒng)的頻率越來越高，系統(tǒng)的規(guī)模越來越大，對顯示控制系統(tǒng)的要求不斷提高。以往的LED大屏幕顯示系統(tǒng)用中小規(guī)模集成電路實現(xiàn)，系統(tǒng)體積較大、調(diào)試困難、不易修改。
- 關鍵字： ARM FPGA PLD
FPGA研發(fā)之道—總線
- 如果設計中有多個模塊，每個模塊內(nèi)部有許多寄存器或者存儲塊需要配置或者提供讀出那么實現(xiàn)方式有多種，主要如下： 實現(xiàn)方式一：可以在模塊頂部將所有寄存器引出，提供統(tǒng)一的模塊進行配置和讀出。這種方式簡單是簡單，但是頂層連接工作量較大，并且如果配置個數(shù)較多，導致頂層中寄存器的數(shù)目也會較多。 實現(xiàn)方式二：通過總線進行連接，為每個模塊分配一個地址范圍。這樣寄存器等擴展就可以在模塊內(nèi)部進行擴展，而不用再頂層進行過多的頂層互聯(lián)。如下圖所示： 那如果進行總線的選擇，那么有一種
- 關鍵字： FPGA AVALON-MM AVALON-ST
基于FPGA的任意分頻器設計
- 1、前言 分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(huán)(如Altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者這種方式只消耗不多的邏輯單元就可以達到對時鐘的操作目的。 2、整數(shù)倍分頻器的設計 2.1 偶數(shù)倍分頻 偶數(shù)倍分頻器的實現(xiàn)非常簡單，只需要一個計數(shù)器進行計數(shù)就能實現(xiàn)。如需要N分頻
- 關鍵字： FPGA 分頻器 PLL
FPGA設計：時序就是全部
- 當你的FPGA設計不能滿足時序要求時，原因也許并不明顯。解決方案不僅僅依賴于使用FPGA的實現(xiàn)工具來優(yōu)化設計從而滿足時序要求，也需要設計者具有明確目標和診斷/隔離時序問題的能力。設計者現(xiàn)在有一些小技巧和幫助來設置時鐘;使用像Synopsys Synplify Premier一樣的工具正確地設置時序約束;然后調(diào)整參數(shù)使之滿足賽靈思FPGA設計性能的目標。 會有來自不同角度的挑戰(zhàn)，包括： ● 更好的設計計劃，例如完整的和精確的時序約束和時鐘規(guī)范 ● 節(jié)約時間的設計技術，例如為更好的性能結(jié)
- 關鍵字： FPGA Synplify 時序
戴爾：ARM芯片低功耗不具有競爭優(yōu)勢
- 近日，戴爾的一名高管表示，ARM芯片低功耗的特性或由于競爭對手的跟進而優(yōu)勢不在。雖然過去的一段時間，ARM進軍數(shù)據(jù)中心市場的動作很多，但是由于英特爾等芯片巨頭也競相推出相關的低功耗產(chǎn)品，并且由于英特爾的產(chǎn)業(yè)鏈要比ARM完善很多，所以ARM進軍企業(yè)級市場的難度要比預想的大很多。 目前，ARM處理器主要被應用于智能手機和平板電腦等數(shù)碼產(chǎn)品中，但業(yè)界更是將其視為英特爾x86服務器芯片的潛在高能效替代產(chǎn)品，而x86芯片的服務器在如今的數(shù)據(jù)中心中占據(jù)了主導地位。 ? 雖然服務器廠商
- 關鍵字： ARM 芯片低功耗
Silicon Labs增強Simplicity Studio開發(fā)環(huán)境的靈活性和功能性
- 高性能模擬與混合信號IC領導廠商Silicon Labs(芯科實驗室有限公司)今天宣布更新Simplicity Studio™ 開發(fā)平臺，這使得開發(fā)人員能夠使用他們更喜好的運算環(huán)境，并且能夠?qū)﹄娙菔礁袘獞眠M行性能分析。Simplicity Studio平臺統(tǒng)一支持Silicon Labs基于ARM®的32位EFM32™ Gecko微控制器(MCU)和基于8051的8位MCU，這些MCU提供節(jié)能的嵌入式解決方案，能更廣泛地支持各種物聯(lián)網(wǎng)和工業(yè)自動化的應用。 Sim
- 關鍵字： Silicon Labs ARM Simplicity Studio
廠商談汽車半導體技術趨勢之FPGA
- FPGA加速汽車電子的發(fā)展 Altera汽車業(yè)務部信息娛樂和駕駛信息戰(zhàn)略市場經(jīng)理John Goldie:對于汽車系統(tǒng)的設計人員而言，與構建模塊化ASSP或者功能固定的ASIC相比，現(xiàn)場可編程門陣列(FPGA)能夠提供非常獨特而且靈活的解決方案。FPGA支持設計人員根據(jù)自己的特殊需求，自由地在架構中劃分CPU和硬件加速功能。以并行的方式在架構中放置關鍵處理單元，可以實現(xiàn)大吞吐量、低延時和確定性延時特性。這非常適合對安全性、系統(tǒng)干預以及引導/自動駕駛判斷等有要求的關鍵系統(tǒng)。系統(tǒng)能夠靈活
- 關鍵字： FPGA 汽車電子
解析高速ADC和DAC與FPGA的配合使用
- 許多數(shù)字處理系統(tǒng)都會使用FPGA，原因是FPGA有大量的專用DSP以及block RAM資源，可以用于實現(xiàn)并行和流水線算法。因此，通常情況下，F(xiàn)PGA都要和高性能的ADC和DAC進行接口，比如e2v EV10AQ190低功耗四通道10-bit 1.25 Gsps ADC和EV12DS130A內(nèi)建4/2:1 MUX的低功耗12-bit 3 Gsps DAC。 通常情況下，這些轉(zhuǎn)換器的采樣率都達到了GHz的級別。對工程師團隊來說，除了混合信號電路板布局之外，理解和使用這些高性能的設備也是一個挑戰(zhàn)。
- 關鍵字： ADC DAC FPGA
fpga+arm介紹
您好，目前還沒有人創(chuàng)建詞條fpga+arm!
歡迎您創(chuàng)建該詞條，闡述對fpga+arm的理解，并與今后在此搜索fpga+arm的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga+arm的理解，并與今后在此搜索fpga+arm的朋友們分享。 創(chuàng)建詞條
fpga+arm電路
fpga+arm相關帖子
fpga+arm資料下載
fpga+arm專欄文章
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473