fpga+arm 文章進(jìn)入fpga+arm技術(shù)社區(qū)

在云端，還好嗎？

　　十四個(gè)月之前，我參加了一次Plunify的媒體沙龍活動(dòng)，寫(xiě)了一篇名為《云時(shí)代才剛剛開(kāi)始》的文章，談了一點(diǎn)我對(duì)把芯片設(shè)計(jì)結(jié)合云計(jì)算和對(duì)Plunify這家創(chuàng)業(yè)公司的看法。那時(shí)候，Plunify主推的業(yè)務(wù)是租用亞馬遜的服務(wù)器資源，搭建一個(gè)FPGA開(kāi)發(fā)的云端平臺(tái)，讓設(shè)計(jì)公司可以把設(shè)計(jì)方案上傳到云端來(lái)仿真，以節(jié)省大量的時(shí)間，同時(shí)也避開(kāi)了自建云的昂貴成本?！　∫荒赀^(guò)去了，我終于又有機(jī)會(huì)和Plunify做一次更加深入的交流，看看Plunify在中國(guó)大陸市場(chǎng)的深水里摸了一年石頭后，到底有沒(méi)有摸到魚(yú)。　　Plunify
關(guān)鍵字： Plunify 云端 FPGA InTime

Spansion 推出全新汽車(chē)微控制器產(chǎn)品家族

　　全球行業(yè)領(lǐng)先的嵌入式市場(chǎng)閃存解決方案創(chuàng)新廠(chǎng)商 Spansion 公司(NYSE：CODE)于2014年5月21日宣布推出一個(gè)針對(duì)汽車(chē)應(yīng)用市場(chǎng)全新微控制器家族。Spansion? Traveo? 微控制器家族基于ARM Cortex?-R5 內(nèi)核，能夠針對(duì)電氣化、車(chē)身電子、電池管理、汽車(chē)儀表盤(pán)、供熱通風(fēng)與空調(diào)(HVAC)、先進(jìn)駕駛輔助系統(tǒng) (ADAS) 等一系列廣泛的汽車(chē)應(yīng)用提供高性能、先進(jìn)的人機(jī)交互界面、高安全性以及先進(jìn)的網(wǎng)絡(luò)系統(tǒng)協(xié)議。　　新的產(chǎn)品家族結(jié)合了Span
關(guān)鍵字： Spansion ARM MB9D560

Mouser供貨Atmel SleepWalking SAM-D20微控制器支持單周期乘法功能指令

　　貿(mào)澤電子 (Mouser Electronics) 即日起開(kāi)始供應(yīng) Atmel Corporation 的全新 32 位低功耗微控制器 SAM-D20 系列產(chǎn)品。此新型 Atmel 微控制器采用 48 MHz ARM Cortex?M0+ 內(nèi)核，并為電容式觸摸按鈕、滑動(dòng)條及滾輪用戶(hù)界面提供了 Atmel 外設(shè)觸摸控制器。　　Mouser Electronics 提供的此新型 Atmel SAM-D20 低功耗微控制器以需要系統(tǒng)內(nèi)編程功能的低功耗、經(jīng)濟(jì)高效的應(yīng)用為目標(biāo)市場(chǎng)。這些微控制器具有高達(dá) 25
關(guān)鍵字： Mouser SAM-D20 ARM

飛思卡爾技術(shù)論壇中國(guó)站在深圳隆重開(kāi)幕

　　由飛思卡爾半導(dǎo)體(Freescale Semiconductor)主辦的飛思卡爾技術(shù)論壇(FTF)中國(guó)站在深圳拉開(kāi)帷幕，這是本論壇第四次選擇在深圳召開(kāi)。　　在論壇開(kāi)幕式上，專(zhuān)程來(lái)到中國(guó)出席本屆論壇的飛思卡爾總裁兼CEO Gregg Lowe發(fā)表主題演講，聚焦在飛思卡爾對(duì)于融合了大數(shù)據(jù)、安全性和云計(jì)算的智能互聯(lián)新世界的展望。飛思卡爾高級(jí)領(lǐng)導(dǎo)團(tuán)隊(duì)的其他成員也一同登臺(tái)，展示飛思卡爾的微控制器、傳感器、模擬器件和網(wǎng)絡(luò)解決方案所支持的各種設(shè)備，是如何將物聯(lián)網(wǎng)(IoT)帶到人們的生活中。　　&ldqu
關(guān)鍵字：飛思卡爾 IoT ARM

逐夢(mèng)十年賽靈思

　　時(shí)間都去哪了?當(dāng)公司全球上下熱烈慶祝成立30周年的時(shí)候，回首我在賽靈思竟然也已有十載。從上海到北京，從新天地到盤(pán)古大觀(guān)，從北京最開(kāi)始幾個(gè)人的小辦事處到今天數(shù)十人數(shù)千規(guī)模的北京公司，我有幸見(jiàn)證了賽靈思在中國(guó)的巨大發(fā)展和變遷，但不變的是這份工作帶來(lái)的強(qiáng)大吸引力和提供給大家的實(shí)現(xiàn)夢(mèng)想的舞臺(tái)。　　賽靈思是我的第一份工作，一做就做了十年。很多周?chē)耐瑢W(xué)朋友都已經(jīng)換了多家公司，也有很多在高校都成了學(xué)術(shù)帶頭人，教授，也不停地有獵頭和朋友追問(wèn)我為什么不愿意動(dòng)一動(dòng)。我清楚我的執(zhí)著和堅(jiān)守來(lái)源于公司人性化和平等的
關(guān)鍵字：賽靈思 FPGA PAE

基于ARM和CCD的視頻采集模塊驅(qū)動(dòng)設(shè)計(jì)

摘要：寵物智能喂養(yǎng)系統(tǒng)是一種高效的遠(yuǎn)程喂養(yǎng)系統(tǒng)，可以通過(guò)WEB及移動(dòng)終端(平板、手機(jī))遠(yuǎn)程控制寵物的科學(xué)喂食和喂水。文中以S3C6 410為核心處理器、紅外CCD攝像頭為視頻采集模塊以及為視頻解碼器，構(gòu)建了高度集成的嵌入式實(shí)時(shí)視頻采集平臺(tái)，在此基礎(chǔ)上完成了寵物智能喂養(yǎng)系統(tǒng)的設(shè)計(jì)。該設(shè)計(jì)具有體積小、成本低、功耗低、穩(wěn)定性高、安全性好、操作便利等特點(diǎn)，極好地滿(mǎn)足了智能科學(xué)喂養(yǎng)寵物的需求。文中提出了一種適用于該喂養(yǎng)系統(tǒng)的視頻采集驅(qū)動(dòng)設(shè)計(jì)方案，在Linux3.0.1版本內(nèi)核下，以L(fǎng)inux下處理視頻設(shè)備的最新標(biāo)準(zhǔn)
關(guān)鍵字： ARM CCD

基于VHDL和QuartusⅡ的數(shù)字電子鐘設(shè)計(jì)與實(shí)現(xiàn)

摘要：采用FPGA進(jìn)行的數(shù)字電路設(shè)計(jì)具有更大的靈活性和通用性，已成為目前數(shù)字電路設(shè)計(jì)的主流方法之一。本文給出一種基于FPGA的數(shù)字鐘設(shè)計(jì)方案。該方案采用VHDL設(shè)計(jì)底層模塊，采用電路原理圖設(shè)計(jì)頂層系統(tǒng)。整個(gè)系統(tǒng)在QuartusⅡ開(kāi)發(fā)平臺(tái)上完成設(shè)計(jì)、編譯和仿真，并在FPGA硬件實(shí)驗(yàn)箱上進(jìn)行測(cè)試。測(cè)試結(jié)果表明該設(shè)計(jì)方案切實(shí)可行。 EDA(Electronic Design Automation)又名電子設(shè)計(jì)自動(dòng)化，其基本特征是：以超大規(guī)模可編程邏輯器件，如FPGA，為設(shè)計(jì)載體，以硬件描述語(yǔ)言，如VHDL，為
關(guān)鍵字： FPGA QuartusⅡ

All Programmable平臺(tái)讓FPGA市場(chǎng)大有可為

曾有句話(huà)這樣說(shuō)到：“當(dāng)你認(rèn)為設(shè)計(jì)完美的時(shí)候，不是因?yàn)闆](méi)有什么可以加，而是你不能再去除什么。”這話(huà)用在FPGA上是再合適不過(guò)了。從簡(jiǎn)單的邏輯集成到現(xiàn)在集成ARM核、DSP、模擬電路、存儲(chǔ)器等無(wú)所不包的系統(tǒng)級(jí)集成，從純硬件開(kāi)發(fā)到可以用C、C++或System C來(lái)開(kāi)發(fā)，從此前價(jià)格高昂到現(xiàn)在低成本低功耗，從工藝的跟隨到成為先進(jìn)工藝的引領(lǐng)和3D IC的成功，從傳統(tǒng)的通信、工業(yè)和軍工等應(yīng)用向消費(fèi)電子、醫(yī)療電子、汽車(chē)電子、嵌入式市場(chǎng)等擴(kuò)展，F(xiàn)PGA成為擴(kuò)充我們想像力的“先鋒”。
關(guān)鍵字：賽靈思 FPGA All Programmable

迎接All Programmable的浪潮

您有沒(méi)有留意到賽靈思的logo下面有兩個(gè)英文單詞——“All Programmable”? 這代表了什么?眾所周知，賽靈思一直是FPGA行業(yè)的領(lǐng)頭羊。那么未來(lái)呢?未來(lái)具有無(wú)限的可能性，但是All Programmable無(wú)疑是賽靈思正在全力推動(dòng)的轉(zhuǎn)型。All Programmable SoC無(wú)疑是這個(gè)轉(zhuǎn)型的代表之作，Zynq這個(gè)革命性的產(chǎn)品，也就應(yīng)運(yùn)而生了。我和賽靈思的緣分也由此開(kāi)始。
關(guān)鍵字：賽靈思 FPGA Zynq

28nm時(shí)代將進(jìn)一步蠶食ASIC

在FPGA領(lǐng)域，我們?cè)俅温劦搅顺林氐幕鹚幬丁?010年中國(guó)農(nóng)歷新年前后，F(xiàn)PGA的28nm交響曲奏響。
關(guān)鍵字：賽靈思 ASIC FPGA 28nm

不想荒廢你的大學(xué)生活吧？看看牛人是怎樣成為電子學(xué)霸的！

　　寫(xiě)這篇文章的時(shí)候，我正處于碩士研究生畢業(yè)論文的準(zhǔn)備階段，眼睜睜看著我的大學(xué)生活即將畫(huà)上句號(hào)，再看看身邊有很多低年級(jí)的學(xué)生們一天天把時(shí)間白白荒費(fèi)掉，我在心里替他們惋惜，在即將結(jié)束我的大學(xué)生活之際，我將我的大學(xué)幾年的有意義的生活與大家分享，看過(guò)這篇文章后也許能讓那些有夢(mèng)想的同學(xué)為了實(shí)現(xiàn)自己的人生目標(biāo)少走些彎路，大家要相信，大學(xué)校園——將為你提供一生最好的學(xué)習(xí)環(huán)境。　　我高中畢業(yè)于新疆伊寧市三中，2002年考入哈爾濱工程大學(xué)信息與通信工程學(xué)院電子信息工程專(zhuān)業(yè)，2006年以創(chuàng)新人才
關(guān)鍵字： DSP ARM FPGA/CPLD

大神教你如何做好邏輯設(shè)計(jì)

　　規(guī)范很重要　　工作過(guò)的朋友肯定知道，公司里是很強(qiáng)調(diào)規(guī)范的，特別是對(duì)于大的設(shè)計(jì)(無(wú)論軟件還是硬件)，不按照規(guī)范走幾乎是不可實(shí)現(xiàn)的。邏輯設(shè)計(jì)也是這樣：如果不按規(guī)范做的話(huà)，過(guò)一個(gè)月后調(diào)試時(shí)發(fā)現(xiàn)有錯(cuò)，回頭再看自己寫(xiě)的代碼，估計(jì)很多信號(hào)功能都忘了，更不要說(shuō)檢錯(cuò)了;如果一個(gè)項(xiàng)目做了一半一個(gè)人走了，接班的估計(jì)得從頭開(kāi)始設(shè)計(jì);如果需要在原來(lái)的版本基礎(chǔ)上增加新功能，很可能也得從頭來(lái)過(guò)，很難做到設(shè)計(jì)的可重用性。　　在邏輯方面，我覺(jué)得比較重要的規(guī)范有這些：　　1.設(shè)計(jì)必須文檔化。要將設(shè)計(jì)思路，詳細(xì)實(shí)現(xiàn)等寫(xiě)入文檔
關(guān)鍵字： FPGA 時(shí)序電路

數(shù)據(jù)大爆炸的“救命稻草”

　　SDN成為 “救命稻草” 　　“節(jié)物風(fēng)光不相待，桑田碧海須臾改。昔時(shí)金階白玉堂，即今唯見(jiàn)青松在?！庇眠@首唐代詩(shī)人盧照鄰的詩(shī)句來(lái)描述當(dāng)今日新月異的網(wǎng)絡(luò)時(shí)代一點(diǎn)也不為過(guò)。網(wǎng)絡(luò)基礎(chǔ)架構(gòu)在過(guò)去的10年經(jīng)歷了眼花繚亂的演進(jìn)過(guò)程：標(biāo)準(zhǔn)在快速演變，不斷出現(xiàn)新的連接方式，新的服務(wù)層出不窮，這些須以統(tǒng)一的形式靈活提供。　　軟件定義網(wǎng)絡(luò)(SDN)承諾可以釋放網(wǎng)絡(luò)的力量，將其轉(zhuǎn)變?yōu)橐粋€(gè)真正高效率的信息高速網(wǎng)絡(luò)，讓?xiě)?yīng)用以最佳方式運(yùn)行且不需要在網(wǎng)絡(luò)基礎(chǔ)設(shè)施上追加投資。SDN
關(guān)鍵字： SDN 飛思卡爾 ARM

為親身參與FPGA加速中國(guó)“智”造而自豪

　　今年是賽靈思公司成立30周年的日子，我衷心地對(duì)我們的公司說(shuō)一聲“Happy Birthday”。我是2003年加入賽靈思的，今年也是我在賽靈思的第十一年。我在賽靈思的工作歷程也是賽靈思在中國(guó)的發(fā)展歷程，更是賽靈思支持中國(guó)自主知識(shí)產(chǎn)權(quán)創(chuàng)新的光輝歷程。　　賽靈思的發(fā)言人在眾多場(chǎng)合無(wú)數(shù)次提到，我們致力于自主創(chuàng)新，并且能夠幫助實(shí)現(xiàn)中國(guó)“智”造。我個(gè)人的親身感受也確實(shí)如此。在我加入賽靈思的時(shí)候是從事FAE的工作，現(xiàn)在也還是在做技術(shù)相關(guān)的工作。很多客戶(hù)都知道，賽
關(guān)鍵字：賽靈思 FPGA TD

基于FPGA的高速數(shù)傳中定時(shí)同步設(shè)計(jì)

摘要文中對(duì)適用于高速突發(fā)通信的基于數(shù)字濾波平方的定時(shí)同步算法進(jìn)行了研究。通過(guò)對(duì)在高速數(shù)據(jù)傳輸通信中，該定時(shí)同步環(huán)路的定時(shí)誤差估計(jì)模塊進(jìn)行并行結(jié)構(gòu)實(shí)現(xiàn)，大幅降低了系統(tǒng)對(duì)于時(shí)鐘的要求，且更加易于實(shí)現(xiàn);將文中所提定時(shí)控制部分與其他文獻(xiàn)中的方法做了對(duì)比，表明所用方法可以達(dá)到更好的效果。最后進(jìn)行的Matlab仿真以及硬件實(shí)現(xiàn)，結(jié)果表明，該環(huán)路可以實(shí)現(xiàn)突發(fā)與非突發(fā)情況下的高速數(shù)傳定時(shí)同步。目前，數(shù)字通信系統(tǒng)正向高速全數(shù)字化方向發(fā)展。在全數(shù)字接收機(jī)定時(shí)同步中，主要包括兩個(gè)關(guān)鍵點(diǎn)：定時(shí)誤差估計(jì)和定時(shí)控制。傳統(tǒng)的定時(shí)
關(guān)鍵字： FPGA Matlab