fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

基于FPGA設(shè)計(jì)安全的汽車通信網(wǎng)絡(luò)

　　汽車工業(yè)正在經(jīng)歷一場(chǎng)無線技術(shù)革命，但安全威脅不解決，則可能削弱這塊新興的市場(chǎng)。由于高速網(wǎng)絡(luò)連接正設(shè)法進(jìn)入汽車領(lǐng)域，設(shè)計(jì)師面臨新通信標(biāo)準(zhǔn)實(shí)施的挑戰(zhàn)。許多已經(jīng)習(xí)慣于漫長(zhǎng)開發(fā)周期的設(shè)計(jì)師, 現(xiàn)在則在為迅速給新型車輛配備用戶需求的電子設(shè)備而進(jìn)行競(jìng)爭(zhēng)。為調(diào)整上市時(shí)間并駕馭出現(xiàn)的多個(gè)標(biāo)準(zhǔn)，設(shè)計(jì)師正轉(zhuǎn)向采用FPGA(現(xiàn)場(chǎng)可編程門陣列)。遺憾的是，由于汽車工業(yè)匆忙采用下一代基于fpga的汽車遠(yuǎn)程信息系統(tǒng)，幾乎沒有設(shè)計(jì)師能夠充分明白他們選擇的fpga在安全上意味著什么。構(gòu)建安全的網(wǎng)絡(luò)首先要設(shè)計(jì)安全的系統(tǒng)，而且選擇適當(dāng)?shù)?/li>
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 汽車通信網(wǎng)絡(luò) MCU和嵌入式微處理器

DSP與普通MCU的區(qū)別

　　考慮一個(gè)數(shù)字信號(hào)處理的實(shí)例，比如有限沖擊響應(yīng)濾波器(FIR)。用數(shù)學(xué)語言來說，F(xiàn)IR濾波器是做一系列的點(diǎn)積。取一個(gè)輸入量和一個(gè)序數(shù)向量，在系數(shù)和輸入樣本的滑動(dòng)窗口間作乘法，然后將所有的乘積加起來，形成一個(gè)輸出樣本。　　類似的運(yùn)算在數(shù)字信號(hào)處理過程中大量地重復(fù)發(fā)生，使得為此設(shè)計(jì)的器件必須提供專門的支持，促成了了DSP器件與通用處理器(GPP)的分流：　　1 對(duì)密集的乘法運(yùn)算的支持　　GPP不是設(shè)計(jì)來做密集乘法任務(wù)的，即使是一些現(xiàn)代的GPP，也要求多個(gè)指令周期來做一次乘法。而DSP處理器使用專
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 數(shù)字信號(hào)處理 DSP MCU MCU和嵌入式微處理器

致力推動(dòng)FPGA深入高校教育，Altera舉辦全國大學(xué)教師會(huì)議

近日，Altera公司在清華大學(xué)拉開了全國大學(xué)教師會(huì)議的序幕，來自全國118所高校的近300名教師、Altera公司高層參加了這一為期兩天的學(xué)術(shù)盛會(huì)。這已是Altera公司第五次舉辦的全國范圍內(nèi)的大學(xué)教師會(huì)議。自2003年以來，Altera公司一年一度的大學(xué)教師會(huì)議，將全國各大高校的教師匯聚一堂，通過若干專題研討會(huì)以及經(jīng)驗(yàn)交流，讓廣大高校老師對(duì)可編程邏輯技術(shù)的發(fā)展及其在大學(xué)課程中的應(yīng)用有更深入的了解，對(duì)課程設(shè)置的改革有更清晰的概念，為高校教師的應(yīng)用教學(xué)搭建起交流學(xué)習(xí)的平臺(tái)。在今年
關(guān)鍵字： FPGA Altera

致力推動(dòng)FPGA深入高校教育，Altera舉辦全國大學(xué)教師會(huì)議

關(guān)鍵字： FPGA Altera舉辦全國大學(xué)教師會(huì)議

DSP入門導(dǎo)讀（5）

并行FLASH引導(dǎo)的一點(diǎn)經(jīng)驗(yàn)-阿哲最近BBS上關(guān)于FLASH和BOOT的討論很活躍，我也多次來此請(qǐng)教。前幾天自制的DSP板引導(dǎo)成功，早就打算寫寫這方面的東西。我用的 DSP是5416，以其為核心，做了一個(gè)相對(duì)獨(dú)立的子系統(tǒng)（硬件、軟件、算法），目前都已基本做好。下面把在FLASH引導(dǎo)方面做的工作向大家匯報(bào)一下，希望能對(duì)大家有所幫助。本人經(jīng)驗(yàn)和文筆都有限，寫的不好請(qǐng)大家諒解。硬件環(huán)境： DSP：TMS320VC5416PGE160 FLASH：SST39VF40
關(guān)鍵字： DSP

DSP入門導(dǎo)讀（4）

什么是boot loader？ DSP的速度快，EPROM或flash的速度較慢，而DSP片內(nèi)的RAM很快，片外的RAM也較快。為了使DSP充分發(fā)揮它的能力，必須將程序代碼放在RAM中運(yùn)行。為了方便的將代碼從ROM中搬到RAM中，在不帶flash的DSP中，TI在出廠時(shí)固化了一段程序，在上電后完成從ROM或外設(shè)將代碼搬到用戶指定的RAM中。此段程序稱為“boot loader”。 TMS320C3x如何boot？在MC/MP
關(guān)鍵字： DSP 嵌入式

DSP入門導(dǎo)讀（3）

DSP發(fā)展動(dòng)態(tài) 1.TMS320C2000 TMS320C2000系列包括C24x和C28x系列。C24x系列建議使用LF24xx系列替代C24x系列，LF24xx系列的價(jià)格比C24x便宜，性能高于C24x，而且LF24xxA具有加密功能。 C28x系列主要用于大存儲(chǔ)設(shè)備管理，高性能的控制場(chǎng)合。 2.TMS320C3x TMS320C3x系列包括C3x和VC33，主要推薦使用VC33。C3x系列是TI浮點(diǎn)DSP的基礎(chǔ)，不可能停產(chǎn)，但價(jià)格不會(huì)進(jìn)一步下調(diào)。
關(guān)鍵字： DSP 嵌入式

DSP入門導(dǎo)讀（2）

DSP仿真器為什么必須連接目標(biāo)系統(tǒng)(Target)？ DSP的仿真器同單片機(jī)的不同，仿真器中沒有DSP，提供IEEE標(biāo)準(zhǔn)的JTAG口對(duì)DSP進(jìn)行仿真調(diào)試，所以仿真器必須有仿真對(duì)象，及目標(biāo)系統(tǒng)。目標(biāo)系統(tǒng)就是你的產(chǎn)品，上面必須有DSP。仿真器提供JTAG同目標(biāo)系統(tǒng)的DSP相接，通過DSP實(shí)現(xiàn)對(duì)整個(gè)目標(biāo)系統(tǒng)的調(diào)試。仿真工作正常對(duì)于DSP的基本要求 1)DSP電源和地連接正確。 2)DSP時(shí)鐘正確。 3)DSP的主要控制信號(hào)，如RS和HOLD信號(hào)接高電
關(guān)鍵字： DSP 嵌入式

DSP入門導(dǎo)讀(1)

如何選擇外部時(shí)鐘？ DSP的內(nèi)部指令周期較高，外部晶振的主頻不夠，因此DSP大多數(shù)片內(nèi)均有PLL。但每個(gè)系列不盡相同。 1)TMS320C2000系列： TMS320C20x：PLL可以
關(guān)鍵字： DSP 嵌入式

基于FPGA+PCI的并行計(jì)算平臺(tái)實(shí)現(xiàn)

　　當(dāng)前對(duì)于各種加密算法.除了有針對(duì)性的破解算法，最基本的思想就是窮舉密鑰進(jìn)行匹配，通常稱為暴力破解算法。由于暴力破解算法包含密鑰個(gè)數(shù)較多，遍歷的時(shí)間超過實(shí)際可接受的范圍。如果計(jì)算速度提高到足夠快。這種遍歷的算法因結(jié)構(gòu)設(shè)計(jì)簡(jiǎn)便而具有實(shí)際應(yīng)用的前景。　　PCI總線(外設(shè)互聯(lián)總線)與傳統(tǒng)的總線標(biāo)準(zhǔn)——ISA總線(工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線)相比，具有更高的傳輸率(132MBps)、支持32位處理器及DMA和即插即用等優(yōu)點(diǎn)，用于取代ISA總線而成為目前臺(tái)式計(jì)算機(jī)的事實(shí)I/O總線標(biāo)準(zhǔn)，在普通PC機(jī)和工控機(jī)上有著廣泛的應(yīng)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA PCI 并行計(jì)算 MCU和嵌入式微處理器

基于FPGA的分布式算法FIR濾波器設(shè)計(jì)

　　引言　　FIR(finite impulse response)濾波器是數(shù)字信號(hào)處理系統(tǒng)中最基本的元件，它可以在保證任意幅頻特性的同時(shí)具有嚴(yán)格的線性相頻特性，同時(shí)其單位沖激響應(yīng)是有限的，沒有輸入到輸出的反饋，是穩(wěn)定的系統(tǒng)。因此，F(xiàn)IR濾波器在通信、圖像處理、模式識(shí)別等領(lǐng)域都有著廣泛的應(yīng)用。　　目前FIR濾波器的硬件實(shí)現(xiàn)有以下幾種方式：　　一種是使用單片通用數(shù)字濾波器集成電路，這種電路使用簡(jiǎn)單，但是由于字長(zhǎng)和階數(shù)的規(guī)格較少，不易完全滿足實(shí)際需要。雖然可采用多片擴(kuò)展來滿足要求，但會(huì)增加體積和
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FIR FPGA 濾波器 MCU和嵌入式微處理器

FPGA奔向45納米

　　Altera公司技術(shù)開發(fā)副總裁Mojy Chian博士來到北京，在媒體座談會(huì)上介紹了該公司45nm IC開發(fā)的情況。他說，45nm相對(duì)65nm的優(yōu)勢(shì)要比65nm相對(duì)90nm的優(yōu)勢(shì)更大，同時(shí)開發(fā)難度也更高。Altera通過選擇正確的合作伙伴、采用“第一片硅投產(chǎn)”的方法以及協(xié)作設(shè)計(jì)和工藝開發(fā)的方式來實(shí)現(xiàn)2008年45nm FPGA的生產(chǎn)。　　那個(gè)叫Moore的人真幸運(yùn)。他沒有發(fā)現(xiàn)真正的物理定律。他只不過總結(jié)并預(yù)測(cè)了半導(dǎo)體產(chǎn)業(yè)的發(fā)展規(guī)律，但他可能比大多數(shù)發(fā)現(xiàn)真正定律的物理學(xué)家都著名。說他幸運(yùn)，是因?yàn)槟莻€(gè)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 45納米 IC 模擬IC

C語言平臺(tái)　縮短SoC前期設(shè)計(jì)時(shí)間

　　在設(shè)計(jì)上能減少結(jié)構(gòu)探索時(shí)間的C語言平臺(tái)，在結(jié)構(gòu)上如何以新思考突破? 　　以往半導(dǎo)體業(yè)者大多使用FPGA(Field Programmable Gate Array)製作樣品(Prototype)，接著鎖定幾項(xiàng)晶片重要規(guī)格，依此找出最適合該晶片的結(jié)構(gòu)，這種方式最大缺點(diǎn)是作業(yè)時(shí)間非常冗長(zhǎng)。然而，C語言平臺(tái)的設(shè)計(jì)方式則是，利用軟體模擬分析檢討晶片結(jié)構(gòu)，以往FPGA平臺(tái)的樣品，大約需要半年左右的結(jié)構(gòu)探索時(shí)間，如果採用C語言平臺(tái)的設(shè)計(jì)方式，只需要花費(fèi)約2周~1個(gè)月的時(shí)間。　　目前開發(fā)最快的是日本沖電氣，以
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) C語言 SoC FPGA MCU和嵌入式微處理器

基于DSP的高速實(shí)時(shí)語音識(shí)別系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

　　實(shí)時(shí)語音識(shí)別系統(tǒng)中，由于語音的數(shù)據(jù)量大，運(yùn)算復(fù)雜，對(duì)處理器性能提出了很高的要求，適于采用高速DSP實(shí)現(xiàn)。雖然DSP提供了高速和靈活的硬件設(shè)計(jì)，但是在實(shí)時(shí)處理系統(tǒng)中，還需結(jié)合DSP器件的結(jié)構(gòu)及工作方式，針對(duì)語音處理的特點(diǎn)，對(duì)軟件進(jìn)行反復(fù)優(yōu)化，以縮短識(shí)別時(shí)間，滿足實(shí)時(shí)的需求。因此如何對(duì)DSP進(jìn)行優(yōu)化編程，解決算法的復(fù)雜性和硬件存儲(chǔ)容量及速度之間的矛盾，成為實(shí)現(xiàn)系統(tǒng)性能的關(guān)鍵。本文基于TMS320C6713設(shè)計(jì)并實(shí)現(xiàn)了高速實(shí)時(shí)語音識(shí)別系統(tǒng)，在固定文本的說話人辨識(shí)的應(yīng)用中效果顯著。　　1 語音識(shí)別的原理
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 語音識(shí)別 DSP TMS320C6713 MCU和嵌入式微處理器

DSP與普通MCU的區(qū)別

考慮一個(gè)數(shù)字信號(hào)處理的實(shí)例，比如有限沖擊響應(yīng)濾波器（FIR）。用數(shù)學(xué)語言來說，F(xiàn)IR濾波器是做一系列的點(diǎn)積。取一個(gè)輸入量和一個(gè)序數(shù)向量，在系數(shù)和輸入樣本的滑動(dòng)窗口間作乘法，然后將所有的乘積加起來，形成一個(gè)輸出樣本。類似的運(yùn)算在數(shù)字信號(hào)處理過程中大量地重復(fù)發(fā)生，使得為此設(shè)計(jì)的器件必須提供專門的支持，促成了了DSP器件與通用處理器（GPP）的分流： 1 對(duì)密集的乘法運(yùn)算的支持 GPP不是設(shè)計(jì)來做密集乘法任務(wù)的，即使是一些現(xiàn)代的GPP，也要求多個(gè)指令周期來做一次乘法。而DSP處理器使用專門的硬件來實(shí)
關(guān)鍵字： DSP MCU MCU和嵌入式微處理器