SPI(SerialPeripheralInteRFace,串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線,在芯片的引腳上...
關(guān)鍵字:
FPGA SPI 復用配置 存儲器
用FPGA動態(tài)探頭與數(shù)字VSA對DSP設(shè)計實時分析, 隨著 FPGA 在數(shù)字通信設(shè)計領(lǐng)域(蜂窩基站、衛(wèi)星通信和雷達)的高性能信號處理電路中成為可行的選擇,分析和調(diào)試工具必須包括能幫助您在最短時間內(nèi)得到電路最佳性能的新技術(shù)?! ‰m然現(xiàn)在已經(jīng)有多種連接仿真與射頻
關(guān)鍵字:
設(shè)計 實時 分析 DSP VSA 動態(tài) 探頭 數(shù)字 FPGA
O引言FPGA(FieldProgrammableGateArray,現(xiàn)場可編程門陣列)是一種高密度可編程邏輯器件,它支持...
關(guān)鍵字:
FPGA Max+Plus 出租車計價器
引言網(wǎng)絡(luò)化運動控制是未來運動控制的發(fā)展趨勢,隨著高速加工技術(shù)的發(fā)展,對網(wǎng)絡(luò)節(jié)點間的時間同步精度...
關(guān)鍵字:
FPGA 時鐘頻率同步
引言PCB光板測試機基本的測試原理是歐姆定律,其測試方法是將待測試點間加一定的測試電壓,用譯碼電...
關(guān)鍵字:
FPGA PCB測試機
O 引 言 FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)是一種高密度可編程邏輯器件,它支持系統(tǒng)可編程,通過寫入不同的配置數(shù)據(jù)就可以實現(xiàn)不同的邏輯功能。使用FPGA來設(shè)計電子系統(tǒng),具有設(shè)計周期短
關(guān)鍵字:
FPGA 出租車計價器
0 引 言 現(xiàn)代通訊電子設(shè)備的抗干擾測試已經(jīng)成為必須的測試項目,主要的干擾類型為噪聲干擾。在通信信道測試和電子對抗領(lǐng)域里,噪聲始終是最基本、最常用的干擾源之一。如何產(chǎn)生穩(wěn)定和精確的噪聲信號已經(jīng)成為一
關(guān)鍵字:
FPGA 高斯白噪聲 發(fā)生器
復用器是數(shù)字電視前端平臺的關(guān)鍵設(shè)備,它的主要功能是完成對輸入多路傳輸流(Transport Stream,TS)的復用工作,它的性能穩(wěn)定性直接影響前端平臺的運行。而復用器對傳輸流中節(jié)目特殊信息(Program Spe-cial Info
關(guān)鍵字:
MPEG FPGA PSI 復用器
基于0.13微米CMOS工藝下平臺式FPGA中可重構(gòu)RAM模塊的一種設(shè)計方法,1. 引言 對于需要大的片上存儲器的各種不同的應(yīng)用,F(xiàn)PGA 需要提供可重構(gòu)且可串聯(lián)的存儲器陣列。通過不同的配置選擇,嵌入式存儲器陣列可以被合并從而達到位寬或字深的擴展并且可以作為單端口,雙端口
關(guān)鍵字:
RAM 重構(gòu) 模塊 設(shè)計 方法 FPGA 平臺 0.13 微米 CMOS 工藝
1 系統(tǒng)方案 GSM(Global System for Mobile Communications)為全球移動通訊系統(tǒng),是一種起源于歐洲的移動通信技術(shù)標準,其開發(fā)目的是讓全球各地可以共同使用一個移動電話網(wǎng)絡(luò)標準,讓用戶使用一部手機就能行遍全球
關(guān)鍵字:
FPGA 防盜 定位追蹤 系統(tǒng)
在數(shù)字通信系統(tǒng)中,同步技術(shù)是非常重要的,而位同步是最基本的同步。位同步時鐘信號不僅用于監(jiān)測輸入碼元信號,確保收發(fā)同步,而且在獲取幀同步及對接收的數(shù)字碼元進行各種處理的過程中也為系統(tǒng)提供了一個基準
關(guān)鍵字:
FPGA DPLL 位同步時鐘
FPGA中SPI復用配置的編程方法, SPI(Serial Peripheral Interface,串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線,在芯片的引腳上只占用4根線,不僅節(jié)約了芯片的引腳,同時在PCB的布局上還節(jié)省空間。正是出于這種簡單、易用的特性,
關(guān)鍵字:
編程 方法 配置 復用 SPI FPGA
FPGA的時鐘頻率同步設(shè)計,引 言 網(wǎng)絡(luò)化運動控制是未來運動控制的發(fā)展趨勢,隨著高速加工技術(shù)的發(fā)展,對網(wǎng)絡(luò)節(jié)點間的時間同步精度提出了更高的要求。如造紙機械,運行速度為1 500~1 800m/min,同步運行的電機之間1μs的時間同步誤差將
關(guān)鍵字:
設(shè)計 同步 頻率 時鐘 FPGA
fpga-nios介紹
您好,目前還沒有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條,闡述對fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。
創(chuàng)建詞條