fpga-to-asic 文章 進入fpga-to-asic技術社區(qū)
針對未來的任務關鍵設計應采用那種耐輻射平臺?(06-100)
- 暴露在惡劣的太空環(huán)境下的系統必須能在各種極端的條件下正常工作,且不喪失任何功能。太空系統在其生命期內采集的信息若有任何微小偏差,都可能會對整個數據作出錯誤的詮釋。由于這些太空系統都是執(zhí)行特別重要任務的系統,在設計時就必須考慮多個因素,除了功耗、系統重量、體積和發(fā)射時間等因素外,系統的可靠性是最主要關鍵。例如,執(zhí)行太空任務的衛(wèi)星必須能夠在整個生命期內 (通常是數十年) 耐受各種惡劣的環(huán)境條件。就可靠性而言,在太空運行的系統面臨最大的挑戰(zhàn)也許是持續(xù)的輻射轟擊。提高系統的耐輻射能力正迅速成為系統工程師的一項
- 關鍵字: Actel FPGA 耐輻射 RH-ASIC
Xilinx推出Virtex-5 FXT FPGA
- 2008年4月3日,北京-全球可編程邏輯解決方案領導廠商賽靈思公司( Xilinx, Inc. (NASDAQ: XLNX) )今天宣布推出Virtex?-5 FXT 器件。這些FPGA器件在業(yè)界率先集成了嵌入式PowerPC? 440處理器模塊、高速RocketIO? GTX收發(fā)器和專用XtremeDSP? 處理能力。作為65nm Virtex-5系列的第四款平臺,Virtex-5 FXT提供了極高的性能,還可幫助設計人員降低系統成本、縮小板尺寸并減少元件數量。在
- 關鍵字: Xilinx FPGA
FPGA在高速互連中的應用
- 在技術發(fā)展的進程中,某些出現的里程碑式技術甚至引起了發(fā)展方向的全盤改變。最初常用的并行打印機端口現在幾乎已經絕跡了。系統結構以8/16/32位并行總線的方式實現硅器件和存儲器之間的互連。傳統的系統背板會定義寬度達64位的并線總線。由于用戶對更高保真度多媒體體驗的需求不斷提升,導致數據率不斷提高,系統數據吞吐量的要求呈現幾何級數的增長。不過,增加并行總線的寬度和時鐘的頻率并不是長期可行的解決方案,因為這種方法本身已經達到了某些技術死角,主要會碰到的問題包括PCB的空間限制、信號噪聲、信號完整性和避免信號
- 關鍵字: FPGA
賽靈思正式發(fā)布Virtex-5 FXT FPGA
- 65nm Virtex-5系列FPGA第四款平臺集成了PowerPC 440處理器模塊、 GTX高速收發(fā)器,以及超過190 GMACs的DSP性能
- 關鍵字: Virtex-5 FXT FPGA 賽靈思 65納米
撥開迷霧:FPGA用做數字信號處理應用?
- 在2004年加入賽靈思公司之前,與大多數人的觀點一樣,我也認為FPGA“非常適用于原型設計,但對于批量DSP系統應用來說,成本太高,功耗太大。”,我原來一直認為,FPGA在成本和功效方面無法滿足今天采用DSP系統架構完成的那些設計的預算要求。然而,沒過多久,我源于“DSP視角”的看法就被大大地并且不可逆轉地改變了。 今天針對DSP優(yōu)化的高性能FPGA已經在DSP領域扮演著重要的角色。DSP領域的設計工程師逐漸發(fā)現他們所處的環(huán)境變化十分迅速,標準快速
- 關鍵字: FPGA 數字信號處理
FPGA電路設計:如何應對電源相關問題的挑戰(zhàn)
- 引言 在設計可編程門陣列(FPGA)電路時,必須極端重視電源問題,從而使最終產品能在所有可能的條件下無缺陷工作并處于最優(yōu)狀態(tài)。FPGA 電路電源有兩項需考慮的問題: FPGA 電路上電要求和電路功耗分析。這篇文章針對這兩方面的要求,討論您可能遇到的問題,以及解決方案。 目前FPGA電路設計所面臨的問題 FPGA電路通常需要多路電源輸入。為優(yōu)化開機時的電流拖曳,防止鎖死和永久性的電路損壞,同時也為了防止開機接通時的毛刺干擾和降低開機接通的功耗,這些電源輸入必須具有精確的上電序列以及正確
- 關鍵字: FPGA 電源
fpga-to-asic介紹
您好,目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條,闡述對fpga-to-asic的理解,并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對fpga-to-asic的理解,并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條