fsp:fpga-pcb 文章 進入fsp:fpga-pcb技術(shù)社區(qū)
PCB設(shè)計時，怎樣控制線寬與電流的關(guān)系？
- 我們在畫PCB時一般都有一個常識，即走大電流的地方用粗線(比如50mil，甚至以上)，小電流的信號可以用細線(比如10mil)?！ τ谀承C電控制系統(tǒng)來說，有時候走線里流過的瞬間電流能夠達到100A以上，這樣的話比較細的線就肯定會出問題。一個基本的經(jīng)驗值是：10A/平方mm，即橫截面積為1平方毫米的走線能安全通過的電流值為10A。如果線寬太細的話，在大電流通過時走線就會燒毀。當然電流燒毀走線也要遵循能量公式：Q=I*I*t，比如對于一個有10A電流的走線來說，突然出現(xiàn)一個100A的電流毛刺，持續(xù)時間
- 關(guān)鍵字： PCB
如何設(shè)計高性能低側(cè)電流感應(yīng)設(shè)計中的印刷電路板
- 在之前的博客文章中，我向大家介紹了如何借助低側(cè)電流感應(yīng)控制電機，并分享了為成本敏感型應(yīng)用設(shè)計低側(cè)電流感應(yīng)電路的三個步驟。在本篇文章中，我將介紹如何使用應(yīng)用印刷電路板(PCB)技術(shù)，采用一款微型運算放大器 (Op amp)來設(shè)計精確的、低成本的低側(cè)電流感應(yīng)電路?！ D1是之前的博客文章引用的低側(cè)電流感應(yīng)電路原理圖，圖一中使用的是TLV9061超小型運算放大器?！ D1：低側(cè)電流感應(yīng)原理圖 公式1是計算圖1所示電路的傳遞函數(shù)： (1) 其中 ?！ 【_的低側(cè)電流感應(yīng)設(shè)計
- 關(guān)鍵字： PCB 運算放大器
基于OMAP-L138 DSP+ARM的處理器與FPGA實現(xiàn)SDR系統(tǒng)
- CritICal Link公司的某客戶需要針對多個應(yīng)用開發(fā)一個擴頻無線電收發(fā)器。該客戶已經(jīng)開發(fā)出一套算法，準備用于對信號進行調(diào)制和解調(diào)，但他們卻缺少構(gòu)建完整系統(tǒng)的資源和專業(yè)知識?？蛻粝Ｍ密浖x無線電(SDR)系統(tǒng)的靈活性優(yōu)勢。本文將探討如何基于德州儀器(TI)的OMAP-L138 DSP+ARM處理器與FPGA來實現(xiàn)該系統(tǒng)?！ ∑脚_ Critical Link選擇其MityDSP-L138F嵌入式系統(tǒng)模塊作為SDR的基礎(chǔ)，因為該模塊不僅具有很強的處理能力，而且可以
- 關(guān)鍵字： FPGA ARM
基于DSP和FPGA的機器視覺系統(tǒng)設(shè)計與實現(xiàn)
- 本文將機器視覺與網(wǎng)絡(luò)技術(shù)相結(jié)合，使用TI公司新近推出的6000系列DSPsTMS320DM642為核心，應(yīng)用ALTERA公司的FPGA，用其實現(xiàn)圖像預(yù)處理，減輕了DSPs的負擔。應(yīng)用網(wǎng)絡(luò)技術(shù)實現(xiàn)圖像傳輸?！ ?、引言 機器視覺自起步發(fā)展到現(xiàn)在，已有15年的發(fā)展歷史。應(yīng)該說機器視覺作為一種應(yīng)用系統(tǒng)，其功能特點是隨著工業(yè)自動化的發(fā)展而逐漸完善和發(fā)展的?！ ∧壳?，國際上視覺系統(tǒng)的應(yīng)用方興未艾，1998年的市場規(guī)模為46億美元。在國外，機器視覺的應(yīng)用普及主要體現(xiàn)在半導體及電子行業(yè)，其中大概 40%
- 關(guān)鍵字： DSP FPGA
PCB產(chǎn)業(yè)東移中國，國內(nèi)PCB產(chǎn)業(yè)謀求高端領(lǐng)域
- 被稱之為“電子系統(tǒng)產(chǎn)品之母”的PCB,幾乎所有的電子產(chǎn)品都離不開它。近年來,由于產(chǎn)業(yè)鏈配套、勞動力和運輸成本等原因,全球PCB產(chǎn)業(yè)已逐步由西方發(fā)達國家向亞洲地區(qū)轉(zhuǎn)移,而亞洲地區(qū)的產(chǎn)能則又主要集中在中國大陸地區(qū)。PCB的產(chǎn)業(yè)新格局業(yè)已形成。 根據(jù)Prismark預(yù)估,中國PCB產(chǎn)值將達到289.72億美元,占到全球總產(chǎn)值的50%以上。目前,全球PCB生產(chǎn)廠家約有2500家,而中國大陸地區(qū)就有超過1200家,在數(shù)量上占據(jù)PCB廠商的半壁江山。 國內(nèi)PCB產(chǎn)業(yè)發(fā)展快速，謀
- 關(guān)鍵字： PCB
再續(xù)FPGA初心，京微齊力脫胎京微雅格重新起航
- 新的一年開啟新的希望，新的空白承載新的夢想。這是年初一集微網(wǎng)給讀者們拜年時寫的寄語。在中國農(nóng)歷新年開年之際，半導體產(chǎn)業(yè)里也迎來了許多新的起點。例如長江存儲在與蘋果就采購前者的Nand閃存芯片一事談判，又例如前京微雅格副總裁王海力堅守18個月后的二次創(chuàng)業(yè)。 2005年年底，即將從清華大學計算機專業(yè)博士畢業(yè)的王海力加入了一家新成立的中外合資公司——雅格羅技，開始了國產(chǎn)FPGA芯片研發(fā)。2010年在北京市政府相關(guān)引導資金支持下，該公司也轉(zhuǎn)換身份并更名為“京微雅格&r
- 關(guān)鍵字： 京微雅格 FPGA
PCB設(shè)計之那些你必須要掌握的設(shè)計要領(lǐng)
- 在設(shè)計中，布局是一個重要的環(huán)節(jié)。布局結(jié)果的好壞將直接影響布線的效果，因此可以這樣認為，合理的布局是PCB設(shè)計成功的第一步?！ ∮绕涫穷A(yù)布局，是思考整個電路板，信號流向、散熱、結(jié)構(gòu)等架構(gòu)的過程。如果預(yù)布局是失敗的，后面的再多努力也是白費?！ ?、考慮整體 一個產(chǎn)品的成功與否，一是要注重內(nèi)在質(zhì)量，二是兼顧整體的美觀，兩者都較完美才能認為該產(chǎn)品是成功的?！ ≡谝粋€PCB板上，元件的布局要求要均衡，疏密有序，不能頭重腳輕或一頭沉?！ CB是否會有變形? 是否預(yù)留工藝邊? 是否預(yù)留MARK點? 是否需
- 關(guān)鍵字： PCB 去耦電容
六大技巧教你如何傳遞PCB原理圖到版圖設(shè)計
- 將PCB原理圖傳遞給版圖(layout)設(shè)計時需要考慮的六件事。提到的所有例子都是用Multisim設(shè)計環(huán)境開發(fā)的，不過在使用不同的EDA工具時相同的概念同樣適用哦! 初始原理圖傳遞 通過網(wǎng)表文件將原理圖傳遞到版圖環(huán)境的過程中還會傳遞器件信息、網(wǎng)表、版圖信息和初始的走線寬度設(shè)置?！ ∠旅媸菫榘鎴D設(shè)計階段準備的一些推薦步驟： 1.將柵格和單位設(shè)置為合適的值。為了對元器件和走線實現(xiàn)更加精細的布局控制，可以將器件柵格、敷銅柵格、過孔柵格和SMD柵格設(shè)計為1mil. 2.將電路板外框空白區(qū)和過孔設(shè)成要
- 關(guān)鍵字： PCB
FPGA重點知識13條，助你構(gòu)建完整“邏輯觀”之三
- 10、FPGA的時序基礎(chǔ)理論 我們的分析從下圖開始，下圖是常用的靜態(tài)分析結(jié)構(gòu)圖，一開始看不懂公式不要緊，因為我會在后面給以非常簡單的解釋： 這兩個公式是一個非常全面的，準確的關(guān)于建立時間和保持時間的公式。其中Tperiod為時鐘周期;Tcko為D觸發(fā)器開始采樣瞬間到D觸發(fā)器采樣的數(shù)據(jù)開始輸出的時間;Tlogic為中間的組合邏輯的延時;Tnet為走線的延時;Tsetup為D觸發(fā)器的建立時間;Tclk_skew為時鐘偏移，偏移的原因是因為時鐘到達前后兩個D觸發(fā)器的路線不是一樣長?！ ∵@里我們來做如下轉(zhuǎn)
- 關(guān)鍵字： FPGA 時序
FPGA重點知識13條，助你構(gòu)建完整“邏輯觀”之二
- 8、FPGA時鐘系統(tǒng) 1. FPGA的全局時鐘是什么? FPGA的全局時鐘應(yīng)該是從晶振分出來的，最原始的頻率。其他需要的各種頻率都是在這個基礎(chǔ)上利用PLL或者其他分頻手段得到的?！ ?. 全局時鐘和BUFG: BUFG，輸入為固定管腳，輸出為H型全銅全局高速網(wǎng)絡(luò)，這樣抖動和到任意觸發(fā)器的延時差最小，這個也就是FPGA做同步設(shè)計可以不需要做后仿真的原因?！ ∪謺r鐘：今天我們從另一個角度來看一下時鐘的概念：時鐘是D觸發(fā)器的重要組成部分，一個有效邊沿使得D觸發(fā)器進行一次工作。而更多的時候，D觸發(fā)器保
- 關(guān)鍵字： FPGA 時鐘
FPGA重點知識13條，助你構(gòu)建完整“邏輯觀”之一
- 1、查找表LUT和編程方式 第一部分： 查找表LUT FPGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點?！ ∮捎贔PGA需要被反復(fù)燒寫，它實現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC那樣通過固定的與非門來完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。查找表可以很好 地滿足這一要求，目前主流FPGA都采用了基于SRAM工藝的查找表結(jié)構(gòu)，也有一些軍品和宇航級FPGA采用
- 關(guān)鍵字： FPGA CPLD
學會這六大技巧，PCB原理圖傳遞到版圖簡直小case！
- 將PCB原理圖傳遞給版圖(layout)設(shè)計時需要考慮的六件事。提到的所有例子都是用Multisim設(shè)計環(huán)境開發(fā)的，不過在使用不同的EDA工具時相同的概念同樣適用哦! 初始原理圖傳遞 通過網(wǎng)表文件將原理圖傳遞到版圖環(huán)境的過程中還會傳遞器件信息、網(wǎng)表、版圖信息和初始的走線寬度設(shè)置?！ ∠旅媸菫榘鎴D設(shè)計階段準備的一些推薦步驟： 1.將柵格和單位設(shè)置為合適的值。為了對元器件和走線實現(xiàn)更加精細的布局控制，可以將器件柵格、敷銅柵格、過孔柵格和SMD柵格設(shè)計為1mil. 2.將電路板外框空白區(qū)和過孔設(shè)成要
- 關(guān)鍵字： PCB 原理圖
不同制造工藝對PCB上的焊盤會有啥影響和要求？
- 1、貼片元器件兩端沒連接插裝元器件的必須增加測試點，測試點直徑在1.0mm~1.5mm之間為宜，以便于在線測試儀測試。測試點焊盤的邊緣至少離周圍焊盤邊緣距離0.4mm。測試焊盤的直徑在1mm以上，且必須有網(wǎng)絡(luò)屬性，兩個測試焊盤之間的中心距離應(yīng)大于或等于2.54mm;若用過孔做為測量點，過孔外必須加焊盤，直徑在1mm(含)以上; 2、有電氣連接的孔所在的位置必須加焊盤;所有的焊盤，必須有網(wǎng)絡(luò)屬性，沒有連接元件的網(wǎng)絡(luò)，網(wǎng)絡(luò)名不能相同;定位孔中心離測試焊盤中心的距離在3mm以上;其他不規(guī)則形狀，但有電氣連
- 關(guān)鍵字： PCB
fsp:fpga-pcb介紹
您好，目前還沒有人創(chuàng)建詞條fsp:fpga-pcb!
歡迎您創(chuàng)建該詞條，闡述對fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。 創(chuàng)建詞條
fsp:fpga-pcb電路
fsp:fpga-pcb相關(guān)帖子
fsp:fpga-pcb資料下載
fsp:fpga-pcb專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473