EEPW首頁(yè) >>
主題列表 >>
ip核
ip核 文章 進(jìn)入ip核技術(shù)社區(qū)
基于CPLD的內(nèi)燃機(jī)車(chē)邏輯控制模塊的設(shè)計(jì)
- 作者：王 曦 王立德 劉 彪 丁國(guó)君
0 引言內(nèi)燃機(jī)車(chē)在實(shí)際應(yīng)用中仍占有很大的比重，比如在貨運(yùn)及調(diào)車(chē)運(yùn)轉(zhuǎn)方面發(fā)揮著重要的作用，且隨著科學(xué)技術(shù)的發(fā)展，對(duì)機(jī)車(chē)的可靠性，安全性及高效性提出了更高的要求。因此，基于 - 關(guān)鍵字： 無(wú)觸點(diǎn)化 SOC 邏輯控制 IP核 CAN
ALTECC_DECODER IP核的IEEE 1500 Wrapper設(shè)計(jì)
- 摘要 IP核的廣泛應(yīng)用提高了電路集成的效率。由于眾多功能各異的IP核集成在電路中，完善的測(cè)試機(jī)制是確保其正常工作的前提。因此，如何對(duì)IP核進(jìn)行測(cè)試成為復(fù)用IP核技術(shù)必須解決的問(wèn)題。IEEE Std 1500提供了IP核的測(cè)試
- 關(guān)鍵字： IP核 IEEE 1500 Wrapper Hamming碼
一種CORDIC協(xié)處理器核的設(shè)計(jì)與實(shí)現(xiàn)
- 一種CORDIC協(xié)處理器核的設(shè)計(jì)與實(shí)現(xiàn), 隨著航天技術(shù)的發(fā)展，航天任務(wù)對(duì)于導(dǎo)航計(jì)算機(jī)的性能要求越來(lái)越高。導(dǎo)航計(jì)算機(jī)除了要對(duì)傳感器數(shù)據(jù)進(jìn)行采集，與控制系統(tǒng)進(jìn)行實(shí)時(shí)通訊，還要能進(jìn)行實(shí)時(shí)的計(jì)算。盡管目前航天任務(wù)中使用的處理器芯片性能越來(lái)越強(qiáng)，但大多
- 關(guān)鍵字： FPGA IP核 CORDIC 協(xié)處理器
Arasan推出支持TSMC 28納米HPC工藝的DPHY IP核
- Arasan今日宣布，其MIPI DPHY IP核Ver1.2版本即刻開(kāi)始供貨，該版本在TSMC 28納米HPC工藝之上可支持高達(dá)2.5Gbps的速度。該IP產(chǎn)品將很快被移植到TSMC最新的HPC Plus工藝上。Arasan的MIPI DPHY IP核向下兼容以前的標(biāo)準(zhǔn)版本，需要時(shí)能夠以1.5Gbps或更低的速度運(yùn)行。 Arasan提供的最新DPHY IP產(chǎn)品使用了全新的、正在申請(qǐng)專(zhuān)利的DPHY架構(gòu)，該架構(gòu)為實(shí)現(xiàn)超低功耗和超小面積而優(yōu)化了DPHY設(shè)計(jì)。 “我們利用自己在DPH
- 關(guān)鍵字： Arasan IP核
零基礎(chǔ)學(xué)FPGA （二十一）SOPC進(jìn)階，自定義AD轉(zhuǎn)換IP核設(shè)計(jì)全流程
- 今天帶大家來(lái)設(shè)計(jì)一個(gè)自定義的IP核，我們從最基本的做起，包括datasheet 的理解，設(shè)計(jì)的整體框架，AD轉(zhuǎn)換代碼的編寫(xiě)，仿真，Avalon-MM總線接口的編寫(xiě)，硬件系統(tǒng)還是基于上次的硬件系統(tǒng)，不過(guò)我們不再用altera給我們提供的IP核了，我們要自己做一個(gè)，有時(shí)候我們找不到他們提供的IP核，或者有些IP核是收費(fèi)的，這個(gè)時(shí)候我們就可以自己來(lái)編寫(xiě)自己的IP，雖然沒(méi)有官方的那么標(biāo)準(zhǔn)，但是用來(lái)做一些實(shí)驗(yàn)還是沒(méi)什么問(wèn)題的。 這次實(shí)驗(yàn)我用的是原來(lái)我那塊板子，因?yàn)槟菈K板子上有AD轉(zhuǎn)換芯片，而我們上次搭建的
- 關(guān)鍵字： SOPC IP核
Leon2微處理器IP核原理及應(yīng)用
- 引 言 Leon2是GaislerResearch公司于2003年研制完成的一款32位、符合IEEE-1754(SPARCVS)結(jié)構(gòu)的處理器IP核。它的前身是歐空局研制的Leon以及ERC32。Leon2的目標(biāo)主要是權(quán)衡性能和價(jià)格、高的可靠性、可移植性、可擴(kuò)展性、軟件兼容性等.其內(nèi)部硬件資源可裁剪(可配置)、主要面向嵌入式系統(tǒng)，可以用FPGA/CPLD和ASIC等技術(shù)實(shí)現(xiàn)。Leon2處理器的片上資源如下：分離的指令和數(shù)據(jù)Cache、硬件乘法器和除法器、中斷控制器、具有跟蹤緩沖器的調(diào)試支持單元(D
- 關(guān)鍵字： Leon2 IP核
Leon2處理器IP核的結(jié)構(gòu)、技術(shù)特點(diǎn)及其軟硬件開(kāi)發(fā)過(guò)程
- 引 言 Leon2是GaislerResearch公司于2003年研制完成的一款32位、符合IEEE-1754(SPARCVS)結(jié)構(gòu)的處理器IP核。它的前身是歐空局研制的Leon以及ERC32。Leon2的目標(biāo)主要是權(quán)衡性能和價(jià)格、高的可靠性、可移植性、可擴(kuò)展性、軟件兼容性等.其內(nèi)部硬件資源可裁剪(可配置)、主要面向嵌入式系統(tǒng)，可以用FPGA/CPLD和ASIC等技術(shù)實(shí)現(xiàn)。Leon2處理器的片上資源如下：分離的指令和數(shù)據(jù)Cache、硬件乘法器和除法器、中斷控制器、具有跟蹤緩沖器的調(diào)試支持單元(D
- 關(guān)鍵字： Leon2 IP核
11篇基于OLED的應(yīng)用案例、技術(shù)文獻(xiàn)匯總
- 有機(jī)發(fā)光二極管又稱(chēng)為有機(jī)電激光顯示(Organic Light-Emitting Diode，OLED)，，具有自發(fā)光的特性，采用非常薄的有機(jī)材料涂層和玻璃基板，當(dāng)有電流通過(guò)時(shí)，這些有機(jī)材料就會(huì)發(fā)光，而且OLED顯示屏幕可視角度大，并且能夠節(jié)省電能。 基于Zynq的OLED驅(qū)動(dòng)設(shè)計(jì) 文章闡述了OLED的特性和SPI控制方式，給出了設(shè)計(jì)流程和硬件電路圖。利用Zynq的PL部分完成了OLED驅(qū)動(dòng)的IP核，利用Zynq的PS部分實(shí)現(xiàn)了OLED的驅(qū)動(dòng)程序設(shè)計(jì)。通過(guò)AXI總線實(shí)現(xiàn)PL和PS的通信。最
- 關(guān)鍵字： IP核 Linux
基于IP核的FIR低通濾波器的設(shè)計(jì)與實(shí)現(xiàn)
- 0.引言 FIR(Finite Impulse Response，有限沖擊響應(yīng))數(shù)字濾波器具有穩(wěn)定性高、可以實(shí)現(xiàn)線性相位等優(yōu)點(diǎn)，廣泛被應(yīng)用于信號(hào)檢測(cè)與處理等領(lǐng)域[1,2]。由于FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列)基于查找表的結(jié)構(gòu)和全硬件并行執(zhí)行的特性，如何用FPGA 來(lái)實(shí)現(xiàn)高速FIR 數(shù)字濾波器成了近年來(lái)數(shù)字信號(hào)處理領(lǐng)域研究的熱點(diǎn)。目前，全球兩大PLD 器件供應(yīng)商都提供了加速FPGA 開(kāi)發(fā)的IP(IntelligentProperty，知識(shí)產(chǎn)權(quán)
- 關(guān)鍵字： IP核 FIR 低通濾波器
基于IP核的FIR低通濾波器的設(shè)計(jì)與實(shí)現(xiàn)
- 0.引言 FIR(Finite Impulse Response，有限沖擊響應(yīng))數(shù)字濾波器具有穩(wěn)定性高、可以實(shí)現(xiàn)線性相位等優(yōu)點(diǎn)，廣泛被應(yīng)用于信號(hào)檢測(cè)與處理等領(lǐng)域[1,2]。由于FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列)基于查找表的結(jié)構(gòu)和全硬件并行執(zhí)行的特性，如何用FPGA 來(lái)實(shí)現(xiàn)高速FIR 數(shù)字濾波器成了近年來(lái)數(shù)字信號(hào)處理領(lǐng)域研究的熱點(diǎn)。目前，全球兩大PLD 器件供應(yīng)商都提供了加速FPGA 開(kāi)發(fā)的IP(IntelligentProperty，知識(shí)產(chǎn)權(quán)
- 關(guān)鍵字： IP核 低通濾波器
基于fpga二維小波變換核的實(shí)時(shí)可重構(gòu)電路
- 項(xiàng)目背景及可行性分析 2.1 項(xiàng)目名稱(chēng)及摘要： 基于fpga二維小波變換核的實(shí)時(shí)可重構(gòu)電路 現(xiàn)場(chǎng)可編程門(mén)陣列為可進(jìn)化設(shè)計(jì)提供了一個(gè)理想的模板。FPGAs 提供了一個(gè)硬件環(huán)境 ，這個(gè)環(huán)境 可將邏輯物理實(shí)現(xiàn)和 布線資源 按照為了特定功能所配置的比特流而重新組織構(gòu)建起來(lái)。 RTR設(shè)計(jì)工具 繞過(guò)傳統(tǒng)的fpga綜合以及比特流生成過(guò)程 使可進(jìn)化設(shè)計(jì)成為可能. JBits工具套裝 就為在Xilinx 的Virtex系列和4000系列設(shè)備上進(jìn)行RTR設(shè)計(jì)提供了一個(gè)設(shè)計(jì)環(huán)境。 這個(gè)項(xiàng)目旨在利用J
- 關(guān)鍵字： fpga 小波變換 IP核
基于路徑延時(shí)匹配的硬件IP核知識(shí)產(chǎn)權(quán)保護(hù)方法
- 摘要：隨著集成電路產(chǎn)業(yè)的迅速發(fā)展，集成電路設(shè)計(jì)的安全性越來(lái)越受重視，電路設(shè)計(jì)盜用等知識(shí)產(chǎn)權(quán)(IP)侵權(quán)行為嚴(yán)重?fù)p害了設(shè)計(jì)者和消費(fèi)者的權(quán)益，阻礙了集成電路產(chǎn)業(yè)的發(fā)展。本文提出了一種有效保護(hù)IP核的方法，通過(guò)設(shè)計(jì)一個(gè)保護(hù)電路，控制功能電路運(yùn)行結(jié)果的輸出，在消費(fèi)者未取得合法授權(quán)時(shí),功能電路無(wú)法正常工作，從而達(dá)到了保護(hù)電路的目的。本文將該保護(hù)方法運(yùn)用在實(shí)際的電路上，進(jìn)行仿真并驗(yàn)證了該方法的有效性。 引言 隨著片上系統(tǒng)SoC的迅速發(fā)展，IP復(fù)用的知識(shí)產(chǎn)權(quán)保護(hù)問(wèn)題日益嚴(yán)重，危害了設(shè)計(jì)者和消費(fèi)者的權(quán)益[
- 關(guān)鍵字： IP核 FPGA 寄存器 IP固核 RDY 201412
ip核介紹
IP核概述
IP核則是一段具有特定電路功能的硬件描述語(yǔ)言程序，該程序與集成電路工藝無(wú)關(guān)，可以移植到不同的半導(dǎo)體工藝中去生產(chǎn)集成電路芯片。利用IP核設(shè)計(jì)電子系統(tǒng)，引用方便，修改基本元件的功能容易。具有復(fù)雜功能和商業(yè)價(jià)值的IP核一般具有知識(shí)產(chǎn)權(quán)，盡管IP核的市場(chǎng)活動(dòng)還不規(guī)范，但是仍有許多集成電路設(shè)計(jì)公司從事IP核的設(shè)計(jì)、開(kāi)發(fā)和營(yíng)銷(xiāo)工作。IP核有兩種，與工藝無(wú)關(guān)的VHDL程序稱(chēng)為軟核；具有特定電路 [ 查看詳細(xì) ]
ip核電路
ip核相關(guān)帖子
ip核資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473