EEPW首頁(yè) >>
主題列表 >>
vhdl
vhdl 文章 進(jìn)入vhdl 技術(shù)社區(qū)
I2C串行總線(xiàn)協(xié)議的VHDL實(shí)現(xiàn)
- 分析了I2C串行總線(xiàn)的數(shù)據(jù)傳輸機(jī)制，用VHDL設(shè)計(jì)了串行總線(xiàn)控制電路，其中包括微處理器接口電路和I2C總線(xiàn)接口電路。采用ModelSim Plus 6.0 SE軟件進(jìn)行了前仿真和調(diào)試,并在Xilinx ISE 7.1i開(kāi)發(fā)環(huán)境下進(jìn)行了綜合、后仿真和CPLD器件下載測(cè)試。 結(jié)果表明實(shí)現(xiàn)了I2C串行總線(xiàn)協(xié)議的要求。
- 關(guān)鍵字： I2C總線(xiàn)控制 VHDL 仲裁
基于FPGA的鍵盤(pán)輸入累計(jì)存儲(chǔ)IP核的設(shè)計(jì)與驗(yàn)證
- 基于FPGA設(shè)計(jì)了一款通用鍵盤(pán)IP核,該核主要實(shí)現(xiàn)對(duì)鍵盤(pán)輸入信號(hào)的計(jì)算與存儲(chǔ)功能,并在quartusⅡ環(huán)境下使用VHDL語(yǔ)言,采用自頂向下設(shè)計(jì)方式,編輯生成RTL原理圖,并做了相關(guān)的時(shí)序仿真驗(yàn)證。經(jīng)驗(yàn)證此IP核具有較強(qiáng)的魯棒性和較高的反應(yīng)速度,可作為基礎(chǔ)輸入模塊,為其他模塊提供有力控制輸入與數(shù)據(jù)支持。
- 關(guān)鍵字： 鍵盤(pán)IP核 VHDL FPGA
基于FPGA的QPSK調(diào)制解調(diào)的系統(tǒng)仿真
- 本文針對(duì)傳統(tǒng)的四相移鍵控(QPSK)的調(diào)制解調(diào)方式提出一種基于高速硬件描述語(yǔ)言(VHDL)的數(shù)字式QPSK調(diào)制解調(diào)模型。這種新模型便于在目標(biāo)芯片F(xiàn)PGA/CPLD上實(shí)現(xiàn)QPSK調(diào)制解調(diào)功能。文中介紹了QPSK調(diào)制解調(diào)的原理,并基于FPGA實(shí)現(xiàn)了QPSK調(diào)制解調(diào)電路。并給出了可編程邏輯器件FPGA的最新一代集成設(shè)計(jì)環(huán)境QuartusⅡ進(jìn)行系統(tǒng)仿真的仿真結(jié)果。
- 關(guān)鍵字： 四相移鍵控 VHDL 調(diào)制解調(diào)模型
基于FPGA的VHDL語(yǔ)言電路優(yōu)化設(shè)計(jì)
- 在VHDL語(yǔ)言電路優(yōu)化設(shè)計(jì)當(dāng)中，優(yōu)化問(wèn)題主要包括面積優(yōu)化和速度優(yōu)化。面積優(yōu)化是指CPLD／FPGA的資源利用率優(yōu)化，即用盡可能少的片內(nèi)資源實(shí)現(xiàn)更多電路功能；速度優(yōu)化是指設(shè)計(jì)系統(tǒng)滿(mǎn)足一定的速度要求。
- 關(guān)鍵字： 電路優(yōu)化設(shè)計(jì) VHDL FPGA
基于VHDL的洗衣機(jī)控制器的設(shè)計(jì)
- 摘要：為降低設(shè)計(jì)成本，縮短設(shè)計(jì)周期，提出一種基于VHDL的洗衣機(jī)控制器的設(shè)計(jì)方案。該方案采用模塊化的設(shè)計(jì)思想，并使用狀態(tài)機(jī)完成控制模塊的設(shè)計(jì)。整個(gè)系統(tǒng)在QuartusⅡ開(kāi)發(fā)平臺(tái)上完成設(shè)計(jì)、編譯和仿真，并在FPGA硬件
- 關(guān)鍵字： 洗衣機(jī)控制器 狀態(tài)機(jī) FPGA VHDL QuartusⅡ
CPLD實(shí)現(xiàn)GPIB控制器的設(shè)計(jì)
- 作者：魏金成 牟濤1. 引言：1.1用 CPLD 實(shí)現(xiàn) GPIB 控制芯片的意義綜觀現(xiàn)今市場(chǎng)上的測(cè)試儀器，不難發(fā)現(xiàn) GPIB總線(xiàn)有重要的作用，在研制臺(tái)式測(cè)試儀器的時(shí)候，客戶(hù)幾乎均要求具備 GPIB接口?？墒窃趯?shí)際研發(fā)過(guò)程中，卻發(fā)
- 關(guān)鍵字： GPIB CPLD 三線(xiàn)掛鉤 三態(tài)總線(xiàn) VHDL
VHDL設(shè)計(jì)進(jìn)階:邏輯綜合的原則以及可綜合的代碼設(shè)計(jì)風(fēng)格
- 4.5.1 always塊語(yǔ)言指導(dǎo)原則使用always塊進(jìn)行可綜合的代碼設(shè)計(jì)時(shí)需要注意以下幾個(gè)問(wèn)題。(1)每個(gè)always塊只能有一個(gè)事件控制“@(event-expression)”，而且要緊跟在always關(guān)鍵字后面。(2)always塊可以表示
- 關(guān)鍵字： VHDL 進(jìn)階 代碼設(shè)計(jì) 邏輯
基于CPLD／FPGA的VHDL語(yǔ)言電路優(yōu)化設(shè)計(jì)
- 杜志傳，鄭建立(上海理工大學(xué) 醫(yī)療器械與食品學(xué)院 上海 200093)0 引 言VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)
- 關(guān)鍵字： VHDL CPLD／FPGA 電路設(shè)計(jì) 優(yōu)化
CPLD電梯運(yùn)行控制器VHDL
- 西安航空職業(yè)技術(shù)學(xué)院 李軍法1 引言隨著社會(huì)的發(fā)展。使用電梯越來(lái)越普遍，已從原來(lái)只在商業(yè)大廈、賓館過(guò)渡到在辦公室、居民樓等多種建筑中，并且對(duì)電梯功能的要求也不斷提高，其相應(yīng)控制方式也在不斷發(fā)生變化。電梯的
- 關(guān)鍵字： CPLD 電梯 運(yùn)行控制器 VHDL
vhdl 介紹
VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,誕生于1982年。1987年底，VHDL被IEEE和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言 。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076（簡(jiǎn)稱(chēng)87版)之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。此后 [ 查看詳細(xì) ]
vhdl 電路
vhdl 相關(guān)帖子
vhdl 資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473