色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> vhdl

          基于VHDL的直流電機(jī)控制功能模塊設(shè)計(jì)

          • 隨著社會(huì)的發(fā)展,直流電機(jī)的應(yīng)用越來(lái)越普遍,對(duì)直流電機(jī)控制方式的要求也不斷提高。本文利用ALTERA公司最新開發(fā)...
          • 關(guān)鍵字: VHDL  直流  電機(jī)控制  

          基于VHDL的直流電機(jī)控制功能模塊設(shè)計(jì)

          • 仝 勇 陶東婭 金銀旗
            (1.臺(tái)州職業(yè)技術(shù)學(xué)院機(jī)電工程學(xué)院 2.臺(tái)州市光躍飲水設(shè)備有限公司)
            摘要:介紹了一種基于VHDL的直流電機(jī)控制功能模塊的設(shè)計(jì)方案。用硬件描述語(yǔ)言VHDL寫代碼生成功能模塊IP核,并通過SOPC Bu
          • 關(guān)鍵字: 功能模塊  設(shè)計(jì)  控制  電機(jī)  VHDL  直流  基于  

          基于VHDL和FPGA的多種分頻實(shí)現(xiàn)方法介紹

          • 基于VHDL和FPGA的多種分頻實(shí)現(xiàn)方法介紹,分頻器是數(shù)字系統(tǒng)設(shè)計(jì)中的基本電路,根據(jù)不同設(shè)計(jì)的需要,我們會(huì)遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等,有時(shí)要求等占空比,有時(shí)要求非等占空比。在同一個(gè)設(shè)計(jì)中有時(shí)要求多種形式的分頻。通常由計(jì)數(shù)器或計(jì)數(shù)器的級(jí)聯(lián)
          • 關(guān)鍵字: 方法  介紹  實(shí)現(xiàn)  多種  VHDL  FPGA  基于  

          基于高速串行BCD碼除法的數(shù)字頻率計(jì)的設(shè)計(jì)

          基于VHDL的MTM總線主模塊有限狀態(tài)機(jī)設(shè)計(jì)

          • 摘要:為了能夠更簡(jiǎn)潔嚴(yán)謹(jǐn)?shù)孛枋鯩TM總線的主模塊有限狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換,同時(shí)減少FPGA芯片功耗,提高系統(tǒng)穩(wěn)定性,文中在分析MTM總線結(jié)構(gòu)和主模塊有限狀態(tài)機(jī)模型的基礎(chǔ)上,基于VHDL語(yǔ)言采用“單進(jìn)程”式對(duì)該
          • 關(guān)鍵字: 有限  狀態(tài)  設(shè)計(jì)  模塊  總線  VHDL  MTM  基于  

          解析基于FPGA的智能控制器設(shè)計(jì)及測(cè)試方法

          • 1引言隨著市場(chǎng)需求的增長(zhǎng),超大規(guī)模集成電路的集成度和工藝水平不斷提高,在一個(gè)芯片上完成系統(tǒng)級(jí)的...
          • 關(guān)鍵字: FPGA  VHDL  仿真測(cè)試  智能控制器  

          采用VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計(jì)及FPGA仿真

          • 采用VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計(jì)及FPGA仿真,針對(duì)目前國(guó)內(nèi)SDH系統(tǒng)中還沒有一個(gè)專門的E1分接復(fù)用芯征,本文介紹一種用高級(jí)硬件描述語(yǔ)言VHDL及狀態(tài)轉(zhuǎn)移圖完成該發(fā)接復(fù)用器的設(shè)計(jì)的新型設(shè)計(jì)方法及其FPGA實(shí)現(xiàn)。并給出了用Xilinx FoundaTIon tools EDA軟件設(shè)計(jì)的電路
          • 關(guān)鍵字: 設(shè)計(jì)  FPGA  仿真  系統(tǒng)  SDH  VHDL  復(fù)用器  采用  

          采用FPGA和VHDL語(yǔ)言的多按鍵狀態(tài)識(shí)別系統(tǒng)

          • 采用FPGA和VHDL語(yǔ)言的多按鍵狀態(tài)識(shí)別系統(tǒng),這里提出一種利用FPGA的I/0端口數(shù)多和可編程的特點(diǎn),采用VHDL語(yǔ)言的多按鍵狀態(tài)識(shí)別系統(tǒng),實(shí)現(xiàn)識(shí)別60個(gè)按鍵自由操作,并簡(jiǎn)化MCU的控制信號(hào)?! ? 系統(tǒng)設(shè)計(jì)方案  FPGA是一種可編程邏輯器件,它具有良好性能、極高的
          • 關(guān)鍵字: 狀態(tài)  識(shí)別  系統(tǒng)  按鍵  語(yǔ)言  FPGA  VHDL  采用  

          FPGA驅(qū)動(dòng)LED靜態(tài)顯示和動(dòng)態(tài)顯示的VHDL程序

          • 例1:FPGA驅(qū)動(dòng)LED靜態(tài)顯示  --文件名:decoder.vhd  --功能:譯碼輸出模塊,LED為共陽(yáng)接法  --最后修改日期:2004.3.24  library IEEE;  use IEEE.STD_LOGIC_1164.ALL;  use IEEE.STD_LOGIC_ARITH.ALL; 
          • 關(guān)鍵字: FPGA  VHDL  LED  驅(qū)動(dòng)    

          基于VHDL的交通燈控制器設(shè)計(jì)

          • 應(yīng)用VHDL語(yǔ)言設(shè)計(jì)數(shù)字系統(tǒng),大部分設(shè)計(jì)工作可在計(jì)算機(jī)上完成,從而縮短系統(tǒng)開發(fā)時(shí)間,提高工作效率。下面介紹基于VHDL設(shè)計(jì)交通燈控制器的一種方案,并給出源程序和仿真結(jié)果?! ? 系統(tǒng)功能與要求  交通燈控制器控
          • 關(guān)鍵字: 設(shè)計(jì)  控制器  交通  VHDL  基于  

          基于VHDL語(yǔ)言對(duì)高速A/D器件TLC5510控制的實(shí)現(xiàn)

          • 基于VHDL語(yǔ)言對(duì)高速A/D器件TLC5510控制的實(shí)現(xiàn),--TLC5510 VHDL控制程序  --文件名:TLC5510.vhd  --功能:基于VHDL語(yǔ)言,實(shí)現(xiàn)對(duì)高速A/D器件TLC5510控制  --最后修改日期:2004.3.20  library ieee;  use ieee.std_logic_1164.all;  entity tlc5510 is
          • 關(guān)鍵字: TLC5510  控制  實(shí)現(xiàn)  器件  A/D  VHDL  語(yǔ)言  高速  基于  

          基于FPGA的中文字符顯示的VHDL程序

          • 基于FPGA的中文字符顯示的VHDL程序,--文件名:lcd_driver.vhd?! ?-功能:FGAD驅(qū)動(dòng)LCD顯示中文字符“年”?! ?-最后修改日期:2004.3.24?! ibrary IEEE;  use IEEE.STD_LOGIC_1164.ALL;  use IEEE.STD_LOGIC_ARITH.ALL;  use
          • 關(guān)鍵字: VHDL  程序  顯示  字符  FPGA  中文  基于  

          基于VHDL的基帶信號(hào)的MFSK調(diào)制

          • 基于VHDL的基帶信號(hào)的MFSK調(diào)制,--多進(jìn)制數(shù)字頻率調(diào)制(MFSK)系統(tǒng)VHDL程序  --文件名:MFSK  --功能:基于VHDL硬件描述語(yǔ)言,完成對(duì)基帶信號(hào)的MFSK調(diào)制  --說(shuō)明:這里MFSK的M為4  --最后修改日期:2004.2.13  library ieee;  use ieee.s
          • 關(guān)鍵字: MFSK  調(diào)制  信號(hào)  基帶  VHDL  基于  

          用VHDL/VerilogHD語(yǔ)言開發(fā)PLD/FPGA的完整流程

          • 用VHDL/VerilogHD語(yǔ)言開發(fā)PLD/FPGA的完整流程,用VHDL/VerilogHD語(yǔ)言開發(fā)PLD/FPGA的完整流程為:  1.文本編輯:用任何文本編輯器都可以進(jìn)行,也可以用專用的HDL編輯環(huán)境。通常VHDL文件保存為.vhd文件,Verilog文件保存為.v文件  2.功能仿真:將文件調(diào)入HDL仿真
          • 關(guān)鍵字: 完整  流程  PLD/FPGA  開發(fā)  語(yǔ)言  VHDL/VerilogHD  

          VHDL語(yǔ)言及其應(yīng)用介紹

          • 隨著電子技術(shù)的發(fā)展,數(shù)字系統(tǒng)的設(shè)計(jì)正朝高速度、大容量、小體積的方向發(fā)展,傳統(tǒng)的自 底而上的設(shè)計(jì)方法已難以適應(yīng)形勢(shì)。EDA(Electronic Design Automation)技術(shù) 的應(yīng)運(yùn)而生,使傳統(tǒng)的電子系統(tǒng)設(shè)計(jì)發(fā)生了根本的變革。
          • 關(guān)鍵字: VHDL    
          共250條 8/17 |‹ « 6 7 8 9 10 11 12 13 14 15 » ›|

          vhdl 介紹

          VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,誕生于1982年。1987年底,VHDL被IEEE和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言 。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本,IEEE-1076(簡(jiǎn)稱87版)之后,各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境,或宣布自己的設(shè)計(jì)工具可以和VHDL接口。此后 [ 查看詳細(xì) ]

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473