vhdl 文章 進入vhdl 技術社區(qū)
VHDL密碼控制系統(tǒng)的設計和仿真
- 1 引言 隨著電子技術和ASIC技術的發(fā)展．數(shù)字系統(tǒng)設計向速度快、容量大、體積小、重量輕的趨勢發(fā)展。目前數(shù)字系統(tǒng)設計可直接面向用戶需求，根據(jù)系統(tǒng)的行為和功能要求，自上而下地逐層完成設計過程：描述、綜合、優(yōu)化、仿真與驗證，以及器件生成。該設計過程除系統(tǒng)行為和功能描述外，其他設計幾乎都由計算機自動完成，從而實現(xiàn)電子設計自動化(EDA)。這樣大大地縮短了系統(tǒng)的設計周期，適應當今品種多、批量小的電子市場要求，提高了產(chǎn)品的競爭能力。由于電子設計自動化是采用硬件描述語言描述硬件電路，所以研究硬件語言及仿真、綜合
- 關鍵字： VHDL EDA
基于單片機和CPLD的數(shù)字頻率計的設計
- 引言 在傳統(tǒng)的控制系統(tǒng)中，通常將單片機作為控制核心并輔以相應的元器件構成一個整體。但這種方法硬件連線復雜、可靠性差，且在實際應用中往往需要外加擴展芯片，這無疑會增大控制系統(tǒng)的體積，還會增加引入干擾的可能性。對一些體積小的控制系統(tǒng)，要求以盡可能小的器件體積實現(xiàn)盡可能復雜的控制功能，直接應用單片機及其擴展芯片就難以達到所期望的效果。 復雜可編程邏輯器件（CPLD）具有集成度高、運算速度快、開發(fā)周期短等特點，它的出現(xiàn)，改變了數(shù)字電路的設計方法、增強了設計的靈活性。基于此，本文提出了一種采用Alt
- 關鍵字： CPLD 開發(fā)環(huán)境 單片機 元器件 VHDL ASIC
VHDL設計中電路簡化問題的探討
- 近年來，隨著集成電路技術的發(fā)展，用傳統(tǒng)的方法進行芯片或系統(tǒng)設計已不能滿足要求，迫切需要提高設計效率。在這樣的技術背景下，能大大降低設計難度的VHDL設計方法正越來越廣泛地被采用。但是VHDL設計是行為級的設計?熕?帶來的問題是設計者的設計思考與電路結構相脫節(jié)。設計者主要是根據(jù)VHDL的語法規(guī)則，行為進行描述，綜合工具進行電路結構的綜合、編譯、優(yōu)化，通過仿真工具進行邏輯功能仿真和系統(tǒng)時延的仿真。實際設計過程中，由于每個工程師對語言規(guī)則、對電路行為的理解程度不同，每個人的編程風格不同，往往同樣的系統(tǒng)功能，
- 關鍵字： VHDL 電路 集成電路
基于Modelsim FLI接口的FPGA仿真技術
- 1、Modelsim 及 FLI接口介紹 Modelsim是 Model Technology（Mentor Graphics的子公司）的 HDL 硬件描述語言仿真軟件，可以實現(xiàn) VHDL, Verilog，以及 VHDL-Verilog 混合設計的仿真。除此之外，Modelsim還能夠與 C 語言一起實現(xiàn)對 HDL 設計文件的協(xié)同仿真。同時，相對于大多數(shù)的 HDL 仿真軟件來說，Modelsim 在仿真速度上也有明顯優(yōu)勢。這些特點使 Modelsim 越來越受到 EDA設計者、尤其是 FPGA
- 關鍵字： FPGA 仿真 Modelsim FLI VHDL
SDRAM接口的VHDL設計
- RAM（隨機存取存儲器 是一種在電子系統(tǒng)中應用廣泛的器件，通常用于數(shù)據(jù)和程序的緩存。隨著半導體工業(yè)的發(fā)展，RAM獲得了飛速的發(fā)展，從RAM、DRAM(Dynamic RAM，即動態(tài)RAM)發(fā)展到SDRAM(Synchronous Dynamic RAM，即同步動態(tài)RAM)，RAM的容量越來越大、速度越來越高，可以說存儲器的容量和速度已經(jīng)成為半導體工業(yè)水平的標志。 ?。?任務背景 SDRAM具有大容量和高速的優(yōu)點，目前其存取速度可以達到100～133MHz，單片容量可以達到64Mbit或更高
- 關鍵字： VHDL SDRAM 存儲器 微處理器
基于SystemC的系統(tǒng)級芯片設計方法研究
- 隨著集成電路制造技術的迅速發(fā)展,SOC設計已經(jīng)成為當今集成電路設計的發(fā)展方向。SO C設計的復雜性對集成電路設計的各個層次,特別是對系統(tǒng)級芯片設計層次,帶來了新挑戰(zhàn)，原有的HDL難以滿足新的設計要求。 硬件設計領域有2種主要的設計語言：VHDL和Verilog HDL。而兩種語言的標準不統(tǒng)一，導致軟硬件設計工程師之間工作交流出現(xiàn)障礙,工作效率較低。因此，集成電路設計界一直在尋找一種能同時實現(xiàn)較高層次的軟件和硬件描述的系統(tǒng)級設計語言。Synopsys公司與Coware公司針對各方對系統(tǒng)級設計語言的
- 關鍵字： SOC SystemC 集成電路 VHDL Verilog HDL
SVPWM信號發(fā)生器的VHDL實現(xiàn)
- 近年來，DSP在SVPWM(空間矢量脈寬調(diào)制)控制領域得到了廣泛應用。 但是使用DSP單核心的控制方法仍然存在一些缺陷：基于軟件的：DSP在實現(xiàn)SVPWM觸發(fā)信號時需要較長的時鐘周期；微處理器中不確定的中斷響應會導致PWM脈沖的相位抖動。針對以上問題，本文提出了一種利用FPGA實現(xiàn)的SVPWM信號發(fā)生器，系統(tǒng)結構如圖1所示。作為DSP的外圍接口電路，該信號發(fā)生器能夠屏蔽DSP內(nèi)部錯誤中斷對輸入時間信號的影響，保證輸出完整的SVPWM觸發(fā)信號波形，其三相并行處理結構還能夠有效提升系統(tǒng)的動態(tài)響應速度
- 關鍵字： DSP SVPWM VHDL 信號發(fā)生器
簡易通用型PCI接口的VHDL-CPLD設計
- 用CPLD設計所構成的CPI接口系統(tǒng)具有簡潔、可靠等優(yōu)點，是一種行之有效的設計途徑。很多技術雜志和網(wǎng)站上，都有不少用CPLD設計PCI常規(guī)傳輸系統(tǒng)的文章。但用這些方法在MzxPlusII、Fundition等環(huán)境下進行模擬仿真時，其產(chǎn)生的時序往往與PCI規(guī)范有很大出入。雖然 Altera 等公司推出PCI核可以直接使用，但這樣的內(nèi)核占用CPLD資源較多，且能適配的器件種類少，同時價格也高，在實際設計應用中有很大的局限性。因此，使用通用型CPLD器件設計簡易型PCI接口有很大的現(xiàn)實意義。在Compact
- 關鍵字： VHDL-CPLD
AC-Link數(shù)字音頻VHDL編/解碼的FPGA設計
- 引言 數(shù)字音頻處理是指為真實再現(xiàn)聲音的逼真效果而對音頻進行的編解碼處理技術,它是寬帶網(wǎng)絡多媒體、移動多媒體通信的關鍵技術.Audio Codec′97(音頻數(shù)字信號編/解碼器)是其中一種用于聲音錄放的技術標準,簡稱AC′97. AC′97采用雙集成結構,即Digital Controller(數(shù)字信號控制器)和Audio Codec(音頻編解碼),使模/數(shù)轉(zhuǎn)換器ADC和數(shù)?模轉(zhuǎn)換器DAC轉(zhuǎn)換模塊獨立,盡可能降低EMI(電磁干擾)的影響。 利用FPGA,可
- 關鍵字： FPGA VHDL
AC-Link數(shù)字音頻VHDL編/解碼的FPGA設計
- ?????? 提出一種利用FPGA實現(xiàn)AC-Link數(shù)字音頻處理的設計方案.AC-Link音頻編解碼系統(tǒng)以VHDL模塊進行設計,經(jīng)過波形仿真和結果驗證后,將程序下載到FPGA中實現(xiàn)1這種設計方法可以縮短設計周期,提高設計的可靠性和效率。 ??????? 引言 ??????? 數(shù)字音頻處理是指為真
- 關鍵字： AC-Link VHDL FPGA
基于現(xiàn)場可編程門陣列的數(shù)控延時器的設計
- l 引言 利用硬件描述語言結合可編程邏輯器件(PLD)可以極大地方便數(shù)字集成電路的設計，本文介紹一種利用VHDL硬件描述語言結合現(xiàn)場可編程門陣列(FPGA)設計的數(shù)控延時器，延時器在時鐘clk的作用下，從8位數(shù)據(jù)線輸入延時量，到LATCH高電平時鎖存數(shù)據(jù)，可以實現(xiàn)對觸發(fā)脈沖TRIG的任意量的延時。由于延時范圍不同，設計所用到的FPGA的資源也不同，本文詳細介紹最大延時量小于觸發(fā)脈沖周期的情況。該延時器的軟件編程和調(diào)試均在MuxplusⅡ環(huán)境下完成，系統(tǒng)設計選用Altera公司的EPFl0K30A
- 關鍵字： VHDL 現(xiàn)場可編程門陣列
一種用VHDL設計實現(xiàn)的有線電視機頂盒信源發(fā)生方案
- VHDL是隨著可編輯邏輯器件(PLD)的發(fā)展而發(fā)展起來的一種硬件描述語言。它是1980年美國國防部VHSIC(超高速集成電路)計劃的一部分，并于1986年和1987年分別成為美國國防部和IEEE的工業(yè)標準。作為一種硬件設計時采用的標準語言，VHDL具有極強的描述能力，能支持系統(tǒng)行為級、寄存器傳輸級和門級三個不同層次的設計，這樣設計師將在TOP-DOWN設計的全過程中均可方便地使用同一種語言。而且，VHDL設計是一種“概念驅(qū)動式”的高層設計技術，設計人員毋需通過門級原理圖描述電路
- 關鍵字： VHDL
使用VHDL語言設計FPGA的幾個常見問題的探討
- ?????? 詳細討論了在MAX plusⅡ開發(fā)平臺下使用VHDL硬件描述語言設計現(xiàn)場可編程門陣列(FP-GA)時常見的三個問題：等占空比分頻電路、延時任意量的延時電路、雙向電路。 ????? 1 引言 ??? ?????? 隨著EDA技術的發(fā)展，使用硬件語言設計可編程邏輯器件(PLD)/現(xiàn)場可編程門陣
- 關鍵字： VHDL FPGA 問題
錯誤檢測與糾正電路的設計與實現(xiàn)
- 在一些電磁環(huán)境比較惡劣的情況下,一些大規(guī)模集成電路常常會受到干擾,導致不能正常工作。特別是像RAM這種利用雙穩(wěn)態(tài)進行存儲的器件,往往會在強干擾下發(fā)生翻轉(zhuǎn),使原來存儲的"0"變?yōu)?1",或者"1"變?yōu)?0",造成的后果往往是很嚴重的。例如導致一些控制程序跑飛,存儲的關鍵數(shù)據(jù)出錯等等。現(xiàn)在,隨著芯片集成度的增加,發(fā)生錯誤的可能性也在增大。在一些特定的應用中,這已經(jīng)成為一個不能忽視的問題。例如在空間電子應用領域,單粒子翻轉(zhuǎn)效應就成為困擾設計師的一個難題。 在這種情況下,我們可以采用錯誤檢測與糾正EDA
- 關鍵字： EDAC VHDL 74630 模擬IC
vhdl 介紹
VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認為標準硬件描述語言 。自IEEE公布了VHDL的標準版本，IEEE-1076（簡稱87版)之后，各EDA公司相繼推出了自己的VHDL設計環(huán)境，或宣布自己的設計工具可以和VHDL接口。此后 [ 查看詳細 ]
vhdl 相關帖子
vhdl 資料下載
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473