色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

<samp id="dcuio"></samp>

<video id="dcuio"><th id="dcuio"><input id="dcuio"></input></th></video><input id="dcuio"><label id="dcuio"></label></input>

<video id="dcuio"><meter id="dcuio"></meter></video>

<video id="dcuio"><td id="dcuio"></td></video>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應用和發(fā)展結合超寬帶測距和雷達功能以實現高級IoT應用來這里瞧瞧NXP技術培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> vhdl

vhdl 文章進入vhdl 技術社區(qū)

SDH中E1接口數字分接復用器的VHDL設計及FPGA實現

摘要：介紹了SDH系統(tǒng)中的接口電路――數字分接復用器的VHDL設計及FPGA實現。該分接復用器電路用純數字同步方式實現，可完成SDH系統(tǒng)接口電路中7路（可擴展為N路）E1數據流的分接和復用。該設計顯示了用高級硬件描述語
關鍵字： FPGA VHDL SDH 接口

用VHDL實現的有線電視機頂盒信源發(fā)生方案

VHDL是隨著可編輯邏輯器件（PLD）的發(fā)展而發(fā)展起來的一種硬件描述語言。它是1980年美國國防部VHSIC（超高速集...
關鍵字： PLD VHDL 機頂盒信源

使用用CPLD和Flash實現FPGA的配置

電子設計自動化EDA(ElectronicDesignAutomation)是指以計算機為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描...
關鍵字： CPLD FPGA Flash RAM EDA VHDL

VHDL語言實現的幀同步算法

數字通信網中，幀同步是同步復接設備中最重要的部分，他包括幀同步碼的產生和幀同步碼的識別，其中接收端的幀同步識別電路的結構對同步性能的影響是主要的。

1 工作原理

實現幀同步的基本方法是在發(fā)送端預先規(guī)
關鍵字：算法同步實現語言 VHDL

基于VHDL的線性分組碼編譯碼器的研究設計

在通信系統(tǒng)中，由于信道存在大量的噪聲和干擾，使得經信道傳輸后的接收碼與發(fā)送碼之間存在差異，出現誤碼。在...
關鍵字： VHDL 編譯碼器線性分組碼

基于VHDL語言的99小時定時器設計及實現

0引言傳統(tǒng)的定時器硬件連接比較復雜，可靠性差，而且計時時間短，難以滿足需要。本設計采用可編程芯片...
關鍵字： FPGA VHDL 定時器 EP1C6Q240C8

基于VHDL的線性分組碼編譯碼器設計

數字信號在傳輸過程中受到干擾的影響，降低了其傳輸的可靠性，線性分組碼作為一種常用的信道編碼，在通信傳輸系統(tǒng)中應用廣泛。在對線性分組碼的編譯碼規(guī)則研究基礎上，討論了生成矩陣、監(jiān)督矩陣與錯誤圖樣集之間的關系，在Max+PlusⅡ開發(fā)環(huán)境中，用VHDL語言設計線性分組碼編譯碼器，對其各項設計功能進行了仿真和驗證。結果表明，該設計正確，其功能符合線性分組碼編譯碼器的要求。
關鍵字： VHDL 線性分組碼編譯碼器

采用EP1C6Q240C8和VHDL的定時器的設計

本設計采用可編程芯片和VHDL語言進行軟硬件設計，不但可使硬件大為簡化，而且穩(wěn)定性也有明顯提高。由于可編程芯片的頻率精度可達到50 MHz，因而計時精度很高。本設計采用逐位設定預置時間，其最長時間設定可長達99小
關鍵字： 240C Q240 VHDL 240

基于VHDL語言的交通燈控制器設計及仿真結果

應用VHDL語言設計數字系統(tǒng)，大部分設計工作可在計算機上完成，從而縮短系統(tǒng)開發(fā)時間，提高工作效率。下面介紹...
關鍵字： VHDL 交通燈控制器

用EDA設計全數字三相昌閘管觸發(fā)器IP軟核

IP(IntellectualPropcrty)就是常說的知識產權。美國Dataquest咨詢公司將半導體產業(yè)的IP定義為用于ASIC...
關鍵字： IP核晶閘管 EDA VHDL

VHDL設計的串口通信程序

VHDL設計的串口通信程序,本模塊的功能是驗證實現和PC機進行基本的串口通信的功能。需要在
PC機上安裝一個串口調試工具來驗證程序的功能。
程序實現了一個收發(fā)一幀10個bit（即無奇偶校驗位）的串口控
制器，10個bit是1位起始位，8個數據位
關鍵字：程序通信串口設計 VHDL

一種基于Petri網的并行控制器的VHDL實現

摘要：Petri網是離散事件系統(tǒng)建模的重要工具，本文使用硬件描述語言VHDL實現了基于Petri網的并行控制器...
關鍵字： VHDL FPGA Petri 并行控制器

基于VHDL的99小時定時器設計及實現

傳統(tǒng)的定時器硬件連接比較復雜，可靠性差，而且計時時間短，難以滿足需要。本設計采用可編程芯片和VHDL語言進行軟硬件設計，不但可使硬件大為簡化，而且穩(wěn)定性也有明顯提高。由于可編程芯片的頻率精度可達到50 MHz，因而計時精度很高。本設計采用逐位設定預置時間，其最長時間設定可長達99小時59分59秒。完全可以滿足用戶的需要，使用也更為方便。
關鍵字： VHDL 定時器

VHDL語言為核心的EDA技術在醫(yī)學中的應用

在此將VHDL語言設計的計數器應用于脈搏測量，精確的計量出脈搏跳動，并通過數碼管直觀地表示出來。顯示出VHDL語言設計數字系統(tǒng)與醫(yī)學的緊密聯(lián)系及其在醫(yī)療實踐中的巨大應用前景。實踐證明，將EDA技術與醫(yī)學相結合，不僅能促進EDA技術的深入發(fā)展，而且能夠極大地推動醫(yī)學的進步。
關鍵字：醫(yī)學應用技術 EDA 語言核心 VHDL

利用VHDL語言進行可變速彩燈控制器的設計

0引言硬件描述語言(HDL)是相對于一般的計算機軟件語言如C，Pascal而言的。HDL是用于設計硬件電子系...
關鍵字： VHDL FPGA CPLD 可變速彩燈控制器

共250條 12/17 |‹ « 8 9 10 11 12 13 14 15 16 17 »

vhdl 介紹

VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認為標準硬件描述語言。自IEEE公布了VHDL的標準版本，IEEE-1076（簡稱87版)之后，各EDA公司相繼推出了自己的VHDL設計環(huán)境，或宣布自己的設計工具可以和VHDL接口。此后 [ 查看詳細 ]

vhdl 電路

一種多功能電子密碼鎖的VHDL設計
FPGA實現的數字密碼鎖
基于FPGA的通用數控分頻器的設計與實現
基于VHDL的洗衣機控制器的設計

vhdl 相關帖子

資料分享 | 講義《VHDL編程風格與技巧》pdf下載
選擇VHDL還是Verilog.pdf
VHDL算術邏輯器件設計.pdf
基于VHDL的4PSK調制器設計與仿真.pdf
5級M序列生成總有問題！求大神幫忙看下，到底是哪里不對？
CPLD VHDL 如何在一個時鐘周期的低電平期間產生多個脈沖？
電子鐘VHDL設計
vhdl_vhdl是什么

vhdl 資料下載

VHDL語言基礎的學習課件免費下載
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
VHDL編程風格.pdf
選擇VHDL還是Verilog.pdf
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl

熱門主題

樹莓派 linux

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社版權所有北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473

<samp id="jjquc"><legend id="jjquc"></legend></samp>