賽靈思Zynq-7000 可擴(kuò)展處理平臺(tái)（EPP）將雙 ARM Cortex-A9 MPCore 處理器系統(tǒng)與可編程邏輯和硬 IP 外設(shè)緊密集成在一起，提供了靈活性、可配置性和性能的完美組合。圍繞其剛剛推出的可擴(kuò)展處理平臺(tái)（EPP）， 賽靈思在今年3月發(fā)布了基于Zynq -7000新系列的首批器件。

        采用 28 nm制造工藝， Zynq-7000嵌入式處理平臺(tái)系列的每款產(chǎn)品均采用帶有NEON及雙精度浮點(diǎn)引擎的雙核 ARM Cortex-A9 MPCore 處理系統(tǒng)，該系統(tǒng)通過(guò)硬連線完成了包括L1，L2 緩存、存儲(chǔ)器控制器以及常用外設(shè)在內(nèi)的全面集成。(圖 1)。盡管 FPGA 廠商此前已推出過(guò)帶硬核或軟核處理器的器件，但 Zynq-7000 EPP 的獨(dú)特之處在于它由ARM處理器系統(tǒng)而非可編程邏輯元件來(lái)進(jìn)行控制。也就是說(shuō)，處理系統(tǒng)能夠在開(kāi)機(jī)時(shí)引導(dǎo)（在 FPGA 邏輯之前）并運(yùn)行各個(gè)獨(dú)立于可編程邏輯之外的操作系統(tǒng)。這樣設(shè)計(jì)人員就可對(duì)處理系統(tǒng)進(jìn)行編程，根據(jù)需要來(lái)配置可編程邏輯。

        利用這種方法，軟件編程模式將與全功能標(biāo)準(zhǔn) ARM 處理器片上系統(tǒng)（SoC）毫無(wú)二致。過(guò)去設(shè)計(jì)師需要對(duì) FPGA 邏輯進(jìn)行編程以運(yùn)行片上處理器。那就意味著如果想要使用器件，必須得是 FPGA 設(shè)計(jì)師。但現(xiàn)在使用 Zynq-7000 EPP，則完全不必?fù)?dān)心這一問(wèn)題。

 
圖 1 —— 不同于以往在 FPGA 架構(gòu)中嵌入 MPU ，賽靈思全新 Zynq-7000 EPP 系列使用 ARM 處理器而非可編程邏輯來(lái)進(jìn)行控制。

圖1中文字：

        賽靈思處理平臺(tái)副總裁 Larry Getman 表示：“從最根本的層次來(lái)說(shuō)，Zynq-7000 EPP 應(yīng)該算是一類全新的半導(dǎo)體產(chǎn)品。它既不是單純的處理器，也不是單純的 FPGA。我們的產(chǎn)品是兩者的完美結(jié)合，正因如此我們才能夠幫助您消除現(xiàn)有解決方案的局限性，尤其針對(duì)雙芯片解決方案和 ASIC。

        Getman 稱當(dāng)前大多數(shù)電子系統(tǒng)都是將一個(gè)FPGA和一個(gè)獨(dú)立處理器或者一個(gè)帶有片上處理器的ASIC在同一個(gè)PCB上配合使用。賽靈思的最新產(chǎn)品可支持使用這類雙芯片解決方案的公司利用一個(gè)Zynq-7000 芯片來(lái)構(gòu)建下一代系統(tǒng)，節(jié)省了物料成本和 PCB 空間，并且降低了總體功耗預(yù)算。由于處理器和FPGA 在相同的架構(gòu)上，因此性能也得到了大幅提升。

        Getman 表示 Zynq-7000 EPP 將會(huì)加快從 ASIC向 FPGA 的市場(chǎng)遷移。采用最新制造工藝實(shí)施 ASIC 過(guò)于昂貴并且對(duì)大多數(shù)應(yīng)用來(lái)說(shuō)風(fēng)險(xiǎn)太大。因此，越來(lái)越多的公司青睞于 FPGA。許多嘗試堅(jiān)守舊 ASIC 方法的公司采用舊的制造工藝來(lái)實(shí)施他們的設(shè)計(jì)，分析師稱之為“價(jià)值認(rèn)知型片上系統(tǒng) ASIC”。然而 ASIC 依舊需要較長(zhǎng)的設(shè)計(jì)周期并且存在重新設(shè)計(jì)（respin）的風(fēng)險(xiǎn)，這樣一來(lái)費(fèi)用將會(huì)非常昂貴并且可能還會(huì)延遲產(chǎn)品的上市時(shí)間。Getman 說(shuō)：“與舊技術(shù)相比，借助采用 28 nm技術(shù)的 Zynq-7000 EPP，器件的可編程邏輯部分并不存在尺寸或性能損耗的問(wèn)題，您還可在處理子系統(tǒng)中獲得硬化 28 nm片上系統(tǒng)的附加優(yōu)勢(shì)。憑借不到 15 美元的起始售價(jià)，我們使設(shè)計(jì)那些產(chǎn)量并非很大的 ASIC 在成本和風(fēng)險(xiǎn)上都不再劃算。您可以即刻讓您的軟硬件團(tuán)隊(duì)開(kāi)工，而那些死守ASIC 的設(shè)計(jì)團(tuán)隊(duì)就很難做到這一點(diǎn)。”

        Getman 表示自從賽靈思去年推出這款架構(gòu)以來(lái)，市場(chǎng)對(duì)Zynq-7000 EPP的興趣和需求非常強(qiáng)烈。經(jīng)選擇出的一部分早期試用客戶（alpha customer）已開(kāi)始對(duì)將使用 Zynq-7000 器件的系統(tǒng)進(jìn)行原型設(shè)計(jì)。該技術(shù)非常令人興奮。”

智能架構(gòu)決策

        在賽靈思處理解決方案副總裁 Vidya Rajagopalan 的領(lǐng)導(dǎo)下，Zynq-7000 EPP 設(shè)計(jì)團(tuán)隊(duì)專門針對(duì)這類新器件而推出了一款設(shè)計(jì)精良的架構(gòu)。除了選擇應(yīng)用廣泛且倍受歡迎的 ARM 處理器系統(tǒng)以外，設(shè)計(jì)團(tuán)隊(duì)的一個(gè)重要架構(gòu)決策是在處理系統(tǒng)和可編程邏輯之間廣泛使用高帶寬 AMBA® 高級(jí)擴(kuò)展接口（AXI）互聯(lián)。這樣一來(lái)便能夠以較低的功耗支持 ARM 雙核 Cortex-A9 MPCore 處理子系統(tǒng)和可編程邏輯之間的多千兆位數(shù)據(jù)傳輸，進(jìn)而消除了控制、數(shù)據(jù)、I/O 和內(nèi)存所面臨的性能瓶頸。

        實(shí)際上，賽靈思一直與 ARM 保持緊密合作，力求讓 ARM 架構(gòu)更加適合于 FPGA 應(yīng)用。Rajagopalan 稱：“AXI4 擁有存儲(chǔ)器訪問(wèn)版本和流數(shù)據(jù)訪問(wèn)版本。賽靈思推動(dòng)著 ARM 的流定義，因?yàn)槿藗冡槍?duì)應(yīng)用而開(kāi)發(fā)的許多 IP （例如高帶寬視頻）均為流 IP。ARM 的產(chǎn)品沒(méi)有這種流接口，因此他們選擇與我們合作。”

        Getman 稱這款架構(gòu)的另一個(gè)主要方面是賽靈思將一組有益的標(biāo)準(zhǔn)接口 IP 硬化到 Zynq-7000 EPP 芯片中。他說(shuō)：“我們盡量選擇應(yīng)用更廣泛的外設(shè)，例如 USB、以太網(wǎng)、SDIO、UART、SPI、I2C 和 GPIO 都是標(biāo)準(zhǔn)配置。但有一個(gè)例外，那就是我們還向該器件添加了 CAN。CAN 屬于稍專業(yè)化的硬化核心之一，但它在以下兩個(gè)主要目標(biāo)市場(chǎng)中應(yīng)用廣泛：工業(yè)和汽車業(yè)。將其硬化在器件中只是 Zynq-7000 EPP 的又一個(gè)賣點(diǎn)。

        在內(nèi)存方面，Zynq-7000 器件提供了多達(dá) 512 KB 的二級(jí)緩存，由兩個(gè)處理器共享。Getman 說(shuō)：“Zynq-7000 EPP 器件具有 256 KB 的高速暫存區(qū)，這是處理器和 FPGA 都可以訪問(wèn)的共享內(nèi)存。”

        一個(gè)單獨(dú)的多標(biāo)準(zhǔn) DDR 控制器可支持三種類型的雙倍數(shù)據(jù)速率內(nèi)存。 Rajagopalan 表示：“大多數(shù) ASSP 的目標(biāo)是特定細(xì)分市場(chǎng)，而我們的目標(biāo)是 LP DDR2、DDR2 和 DDR3，因此用戶可以根據(jù)自身需求在功率和性能之間做出權(quán)衡。這是一種多標(biāo)準(zhǔn) DDR 控制器，而我們是最早提供類似控制器的公司之一。”

        Zynq-7000 EPP 不僅是一種新器件，也是賽靈思的最新設(shè)計(jì)平臺(tái)， 它與開(kāi)發(fā)板、軟件、IP 和文檔一起提供，可以幫助客戶迅速上手和運(yùn)行。  

以處理器為中心的開(kāi)發(fā)流程

        Zynq-7000 EPP 依賴于一種常見(jiàn)的工具流，嵌入式軟件和硬件工程師可利用這一工具流來(lái)執(zhí)行開(kāi)發(fā)、調(diào)試和實(shí)施任務(wù)。其方法與現(xiàn)在非常相似，即采用通過(guò) Xilinx® ISE® 設(shè)計(jì)套裝和第三方工具提供的常見(jiàn)嵌入式設(shè)計(jì)方法（圖 2）。Getman 注意到，軟件應(yīng)用工程師能使用與在之前的設(shè)計(jì)中采用的相同開(kāi)發(fā)工具。賽靈思為嵌入式軟件應(yīng)用項(xiàng)目提供了軟件開(kāi)發(fā)工具包（SDK，一種基于 Eclipse 的工具套裝）。工程師還可以使用第三方開(kāi)發(fā)環(huán)境，例如 ARM Development Studio 5 (DS-5)、ARM RealView Development Suite (RVDS) 或任何其它來(lái)自 ARM 體系的開(kāi)發(fā)工具。

        Linux 應(yīng)用開(kāi)發(fā)人員可以充分利用 Zynq-7000 器件中的兩個(gè) Cortex-A9 CPU 內(nèi)核，在對(duì)稱多處理器模式下實(shí)現(xiàn)最高的性能。此外，他們還可以在單處理器或?qū)ΨQ多處理器模式下運(yùn)行的 Linux 系統(tǒng)（一種實(shí)時(shí)操作系統(tǒng) (RTOS)，包括 VxWorks 等）中設(shè)置 CPU 內(nèi)核，也可以在二者中同時(shí)設(shè)置。為了支持快速開(kāi)始軟件開(kāi)發(fā)，賽靈思為客戶提供了開(kāi)源的 Linux 驅(qū)動(dòng)程序和裸機(jī)驅(qū)動(dòng)程序，適用于所有外圍處理設(shè)備（USB、以太網(wǎng)、SDIO、UART、CAN、SPI、I2C 和 GPIO）。賽靈思和 ARM 合作伙伴生態(tài)系統(tǒng)還提供了全面支持的 OS/RTOS 板卡支持套件，以及中間件和應(yīng)用軟件。

        與此同時(shí)，ISE 設(shè)計(jì)套裝中的硬件設(shè)計(jì)流程與嵌入式處理器設(shè)計(jì)流程相似，并為可擴(kuò)展處理平臺(tái)增加了一些新步驟。處理子系統(tǒng)是一個(gè)擁有整套通用外圍設(shè)備的完整的雙核系統(tǒng)。硬件設(shè)計(jì)師可以通過(guò)在可編程邏輯中為處理子系統(tǒng)連接更多軟 IP 外圍設(shè)備，來(lái)擴(kuò)展其處理能力。硬件開(kāi)發(fā)工具 Xilinx Platform Studio 實(shí)現(xiàn)了許多常用硬件開(kāi)發(fā)步驟的自動(dòng)化，還能協(xié)助設(shè)計(jì)師優(yōu)化器件引腳。Getman 介紹說(shuō)：“我們還為 ISE 增加了一些對(duì)硬件斷點(diǎn)和交叉觸發(fā)進(jìn)行共同調(diào)試的功能。對(duì)我們來(lái)說(shuō)，最重要的是要為軟件開(kāi)發(fā)人員和硬件設(shè)計(jì)師們提供舒適的開(kāi)發(fā)環(huán)境。”

一種妥善的編程方法

        在賽靈思的產(chǎn)品中，用戶可以配置可編程邏輯，并通過(guò) AXI “互連”模塊將其連接到 ARM 內(nèi)核，以擴(kuò)展處理器系統(tǒng)的性能和功能范圍。賽靈思和 ARM 合作伙伴生態(tài)系統(tǒng)提供了大量的軟 AMBA 接口 IP 內(nèi)核，供設(shè)計(jì)人員在 FPGA 可編程邏輯中使用。設(shè)計(jì)人員可以用它們來(lái)構(gòu)建其目標(biāo)應(yīng)用所需的任何自定義功能。器件使用的是與 7 系列 FPGA 相同的常見(jiàn)可編程邏輯結(jié)構(gòu)，所以設(shè)計(jì)人員可以加載一個(gè)或者多個(gè)配置文件，甚至采用部分可重配置技術(shù)，來(lái)支持器件按需即時(shí)對(duì)可編程邏輯功能進(jìn)行重新編程。

器件兩部分之間的互連操作對(duì)于設(shè)計(jì)人員在很大程度上是透明的。

圖 2 - Zynq-7000 EPP 采用的是一種常見(jiàn)工具流，供系統(tǒng)架構(gòu)師、軟件開(kāi)發(fā)人員和硬件設(shè)計(jì)師等人員使用。

工具開(kāi)發(fā)流程
 
圖中文字：

        根據(jù)容量和種類，這些器件的價(jià)格各不相同。根據(jù)之前的批量生產(chǎn)定價(jià)，Zynq-7000 EPP 系列高容量產(chǎn)品的起始價(jià)格將低于 15 美元。有興趣的客戶可以聯(lián)系當(dāng)?shù)氐馁愳`思代表。