分動態(tài)可重構(gòu)技術(shù)中最關(guān)鍵的一個步驟就是比特流文件的下載。傳統(tǒng)的下載方法是通過FPGA提供的內(nèi)部配置訪問端口(ICAP)，使得內(nèi)嵌的微處理器能夠直接在可編程器件內(nèi)部對可重構(gòu)操作進行控制。通過ICAP端口在可重構(gòu)器件內(nèi)部對器件進行部分重構(gòu)的基本步驟是，首先把部分配置數(shù)據(jù)放在存儲器設(shè)備上，在重構(gòu)時，處理器從外部存儲器上讀取配置數(shù)據(jù)，然后通過片內(nèi)的總線將配置數(shù)據(jù)發(fā)送給封裝ICAP模塊的HWICAP，然后通過HWICAP的控制模塊將部分配置數(shù)據(jù)寫入ICAP端口，完成系統(tǒng)自重構(gòu)的功能。此設(shè)計中的HWICAP和ICAP接口都是自行設(shè)計，充分解釋了其工作過程。

　　整體設(shè)計方案

　　原型系統(tǒng)的整體硬件框圖如圖1所示。部分配置文件存放在CF卡中，用戶通過超級終端輸入重構(gòu)命令，MicroBlaze處理器讀取命令發(fā)生重構(gòu)。重構(gòu)時，MicroBlaze通過應(yīng)用程序從CF卡中讀取文件，并分析其文件長度，然后通過自定制的ICAP接口將配置信息存到配置存儲器中，完成對重構(gòu)區(qū)域的重配置。

　　整個系統(tǒng)的設(shè)計是在Xilinx嵌入式設(shè)計套件中實現(xiàn)的，使用的是ISE Design Suite12.4和EDK12.4設(shè)計工具，所使用的開發(fā)平臺是Digilent公司生產(chǎn)的Xilinx Virtex-5 ML505開發(fā)板，采用的FPGA器件為XC5VLX110T。

　　設(shè)計流程

　　在基于模塊的部分重構(gòu)設(shè)計流程的基礎(chǔ)上，Xilinx公司提出了針對Virtex-4及其以上版本器件的嵌入式設(shè)計流程，并在許多地方進行了改進。