摘要：充分利用DDR2 SDRAM速度快、FLASH掉電不消失、MATLAB/Simulink易產(chǎn)生矢量信號的特點，以FPGA為邏輯時序控制器，設(shè)計并實現(xiàn)了一種靈活、簡單、低成本的矢量信號發(fā)生器。本文以產(chǎn)生3載波WCDMA為例，詳細介紹了矢量信號發(fā)生器的設(shè)計方案與實現(xiàn)過程，使用Verilog HDL描述并實現(xiàn)了DDR2 SDRAM的時序控制和FPGA的邏輯控制。

　　引言

　　隨著數(shù)字無線通信的發(fā)展，調(diào)制方式日益豐富，擴頻技術(shù)也應(yīng)用得越來越廣泛，信號帶寬也越來越寬。通信領(lǐng)域或電子測量測控領(lǐng)域中，經(jīng)常需要根據(jù)自己的需要產(chǎn)生已知的信號，以方便測試。矢量信號發(fā)生器可以產(chǎn)生任意復(fù)雜的信號。傳統(tǒng)的任意波形發(fā)生器，只能產(chǎn)生簡單的正統(tǒng)波、三角波、鋸齒波等或帶簡單調(diào)制的信號波形，而不能產(chǎn)生WCDMA、QAM、OFDM等復(fù)雜寬帶信號。本文設(shè)計的矢量信號發(fā)生器，能夠根據(jù)自己需要，選擇合適的帶寬與采樣率，產(chǎn)生復(fù)雜寬帶信號。

　　系統(tǒng)結(jié)構(gòu)與工作原理

　　本系統(tǒng)可以分為兩個部分，第一部分產(chǎn)生矢量信號并存儲到FLASH中，第二部分讀取FLASH中的數(shù)據(jù)，通過DDR2 SDRAM加速后DA輸出。第一部分框圖如圖1所示，首先在MATLAB/Simulink中產(chǎn)生采樣率為122.88MHz的任意矢量信號，量化為16bit，并寫成hex文件;再通過Quartus II將hex文件寫入FLASH中。第二部分框圖如圖2所示，F(xiàn)PGA以7.68MHz的時鐘讀取FLASH中的波形數(shù)據(jù)，并以61.44MHz的時鐘寫入DDR2 SDRAM中，待要輸出的波形數(shù)據(jù)全部從FLASH轉(zhuǎn)移到DDR2 SDRAM中后，再周期性的以61.44MHz的時鐘讀DDR2 SDRAM并送DA輸出信號。