基于雙DSP的實(shí)時(shí)圖像處理系統(tǒng)
實(shí)時(shí)圖像處理技術(shù)在目標(biāo)跟蹤、機(jī)器人導(dǎo)航、輔助駕駛、智能交通監(jiān)控中都得到越來越多的應(yīng)用。由于圖像處理的數(shù)據(jù)量大,數(shù)據(jù)處理相關(guān)性高,實(shí)時(shí)的應(yīng)用環(huán)境決定嚴(yán)格的幀、場(chǎng)時(shí)間限制,因此實(shí)時(shí)圖像處理系統(tǒng)必須具有強(qiáng)大的運(yùn)算能力。各種高性能DSP不僅可以滿足運(yùn)算性能方面的需要,而且由于DSP的可編程性,還可以在硬件一級(jí)獲得系統(tǒng)設(shè)計(jì)的極大靈活性。為了獲得足夠的計(jì)算能力,我們以兩片TMS320C6201作為系統(tǒng)的運(yùn)算中心構(gòu)筑了實(shí)時(shí)圖像處理系統(tǒng);為了獲取最的靈活性,在系統(tǒng)體系機(jī)構(gòu)上采用了一種可重構(gòu)的FPGA計(jì)算系統(tǒng)模型。
本文引用地址:http://cafeforensic.com/article/152187.htm1 功能強(qiáng)大的TMS320C6x
TMS320C6x系列DSP是TI公司TMS320家庭中最新推出的產(chǎn)品之一。由于應(yīng)用一種高性能的先進(jìn)VLIW(Very Long Instruction Word)的VelociTI TM體系結(jié)構(gòu),因此可以更好地應(yīng)用在一些多通道多功能的系統(tǒng)中。
VelociTI TM是一種提高處理器指令級(jí)并行程度的先進(jìn)的VLIW技術(shù)。并行機(jī)制是DSP的處理性能超過其它超標(biāo)量結(jié)構(gòu)的處理芯片的力工具,正是由于在指令并行、流水結(jié)構(gòu)、部件并行等方面的并行操作,使得TMS320C6x能夠達(dá)到1600MIPS的運(yùn)行速度。
TMS320C6x系列的DSP芯片結(jié)構(gòu)不同于一般的DSP,屬于類RISC結(jié)構(gòu),從而使它的C編譯器具有很高的效率,因此稱之為面向C語言結(jié)構(gòu)的DSP芯片。這使得其在絕大多數(shù)應(yīng)用中,可以采用C語言編寫TMS320C6x程序,從而充分利用大量的C描述的算法程序,并獲得遠(yuǎn)勝于傳統(tǒng)DSP程序的可維護(hù)性、可移植性、可繼承性,縮短開發(fā)周期。
2 FPGA計(jì)算系統(tǒng)模型
FPGA是二十世紀(jì)80年代后期出現(xiàn)的新型的大規(guī)??删幊唐骷?由邏輯單元和互連線網(wǎng)絡(luò)兩部分組成,兩者均可編程。邏輯單元能完成一些基本操作。邏輯單元經(jīng)互連線網(wǎng)絡(luò)互連,通過對(duì)基本邏輯塊互連線網(wǎng)絡(luò)編程,可以實(shí)現(xiàn)非常復(fù)雜的邏輯功能。由于FPGA是基于SRAM結(jié)構(gòu)的器件,所有可編程邏輯加載在芯片內(nèi)部的SRAM上,因此可以通過一定的步驟在系統(tǒng)運(yùn)行時(shí)進(jìn)行編程來改變?cè)撈骷墓δ?從而實(shí)現(xiàn)更大的靈活性。
而
在通常的并行系統(tǒng)設(shè)計(jì),微處理器在空間維上是固定的,而在時(shí)間維上是可變的;而連接的專用芯片在空間維和時(shí)間維上都是固定的。這樣的系統(tǒng)往往只能適用于特定應(yīng)用場(chǎng)合下的特定算法。為了使系統(tǒng)具有更加優(yōu)良的性能和靈活性,隨著可編程器件FPGA的應(yīng)用深入,一種新的通用處理模塊結(jié)構(gòu)呈現(xiàn)在我們面前――FPGA計(jì)算系統(tǒng)結(jié)構(gòu)。圖1給出了抽象的FPGA計(jì)算系統(tǒng)模型,該模型由微處理器、FPGA以及存儲(chǔ)器等三部分構(gòu)成系統(tǒng)的核心。FPGA計(jì)算系統(tǒng)就是充分利用FPGA的高集成度和硬件可編程性在系統(tǒng)中用FPGA實(shí)現(xiàn)除了必要模塊(如微處理器和存儲(chǔ)器等)之外的其它邏輯和硬件互連,從而使系統(tǒng)具有空間上的可編程性。系統(tǒng)的空間可編程性是FPGA計(jì)算系統(tǒng)引入的新特征。它是指通過對(duì)FPGA的重新編程和配置來改變系統(tǒng)體系結(jié)構(gòu)等一系列硬件邏輯結(jié)構(gòu)。系統(tǒng)的空間可編程性是系統(tǒng)可重構(gòu)的前提,它使得硬件系統(tǒng)的設(shè)計(jì)趨于軟件編程化。然而需要指出的是,由于FPGA內(nèi)部結(jié)構(gòu)的完全分布性和內(nèi)部單元的百分之百的互連連通性,系統(tǒng)的硬件互連編程不象由中央處理單元引起的軟件編程那樣可以充分總結(jié)指令集。但在具體的系統(tǒng)設(shè)計(jì)中,可以根據(jù)實(shí)際的數(shù)據(jù)流結(jié)構(gòu)進(jìn)行部分限制,這樣可以為用戶提供一些可選擇的重構(gòu)方案,方便用戶使用。
3 基于FPGA計(jì)算系統(tǒng)模型的雙DSP實(shí)時(shí)圖像處理系統(tǒng)
評(píng)論