現(xiàn)代的數(shù)字接收系統(tǒng)還會要求具有一定的預(yù)處理功能，以減輕后續(xù)數(shù)據(jù)傳輸和處理的壓力。TDRB0采用DSP作為數(shù)據(jù)處理單元，DSP+FPGA作為數(shù)據(jù)傳輸單元，具有較強的運算能力和IO互連能力?？紤]到雷達(dá)系統(tǒng)通常需要較大的動態(tài)范圍和較高的運算精度，目前大部分雷達(dá)系統(tǒng)數(shù)字信號處理模塊都選用浮點型DSP器件，以及ADI公司TigerSHARC系列DSP所具有的超強浮點運算能力和IO互連能力，我們選擇TS101作為TDRB0的處理、存儲和數(shù)據(jù)傳輸?shù)闹袠小?br /> TDRB0的對外接口很多，分布于前面板和J1~J5。TDRB0數(shù)據(jù)后續(xù)傳輸?shù)耐酚腥龡l：①PCI總線。TDRB0基于CPCI總線，利用半定制芯片QL5064實現(xiàn)了66Mhz、64bit PCI接口。②TS101自己的四路LINK口，通過J4和二次底板與其他板卡的TS LINK口通訊，其傳輸速率可達(dá)到150MB/s；③FPGA連接在J4和J5上共81 bit IO管腳，可自定義用，也可用于最大傳輸速率320MB/S的FPDP總線。
2.2 數(shù)字接收機平臺的搭建
在米波段DBF體制雷達(dá)中，由多塊TDRB0組成的數(shù)字接收機，與由多塊信號處理板卡組成的信號處理機共用一個21槽位的標(biāo)準(zhǔn)6U CPCI機箱。如果采用TDRB0的PCI通道給信號處理機傳送數(shù)據(jù)，可以不用再設(shè)計定制的二次底板，但是在本系統(tǒng)中，要求的傳輸數(shù)據(jù)率較高，共享型的PCI總線難以承擔(dān)如此負(fù)荷。采用DSP的LINK通過二次底板傳數(shù)，構(gòu)成一套專用LINK總線，能夠保證傳輸帶寬，并且實現(xiàn)起來也較為靈活方便。同時，通過二次底板， TDRB0接收定時板送過來的定時信號和雷達(dá)命令字（如圖3所示）。

為了能夠離線分析雷達(dá)實際的回波數(shù)據(jù)，數(shù)字接收機中還包括一個SCSI磁盤陣列，能夠?qū)崟r的把各通道數(shù)字接收后信號存儲下來。通過一套SCSI轉(zhuǎn)接板卡，數(shù)據(jù)從TDRB0經(jīng)過二次底板流向磁盤陣列。數(shù)字接收機存在兩套專用LINK總線，一套連接多塊TDRB0和信號處理機，數(shù)據(jù)傳給信號處理機，完成正常的雷達(dá)信號處理；另一套連接多塊TDRB0和SCSI轉(zhuǎn)接板卡，把數(shù)據(jù)通過轉(zhuǎn)接板卡送給磁盤陣列存儲。兩套總線之間互不影響，因而既可同時工作，也可單獨分開工作。