1.2 鐘控比較級(jí)
鐘控比較級(jí)響應(yīng)時(shí)間的快慢直接影響著比較器的速度。該部分電路的原理主要是利用預(yù)放大器的輸出控制比較級(jí)輸入端電壓的變化，即通過(guò)預(yù)放大級(jí)電路將比較器輸入差值放大到大于比較級(jí)的閾值，避免了比較級(jí)的非穩(wěn)態(tài)輸出，從而把再生階段初始時(shí)建立的較小的輸入電壓差在短時(shí)間內(nèi)再生放大，提高了比較器的精度。該鐘控比較級(jí)(圖1)的兩個(gè)交叉耦合MOS管VM10、VM11的互聯(lián)實(shí)現(xiàn)了用正反饋環(huán)路結(jié)構(gòu)提高比較級(jí)電路增益的目的。開(kāi)關(guān)晶體管VM4、VM5、VM12、VM13、VM14、VM15共同控制比較級(jí)的工作狀態(tài)，狀態(tài)轉(zhuǎn)換的快慢影響著比較級(jí)的再生速度，MOS開(kāi)關(guān)的響應(yīng)時(shí)間為，因此可以通過(guò)減小晶體管的尺寸來(lái)縮短比較級(jí)的再生時(shí)間，本設(shè)計(jì)中的開(kāi)關(guān)晶體管均采用該工藝下最小尺寸。
比較級(jí)電路有兩種工作模式：復(fù)位模式與比較模式。當(dāng)時(shí)鐘信號(hào)clk為高電平時(shí)，VM4、VM5導(dǎo)通使預(yù)放大器采集并放大輸入信號(hào)，VM12、VM13導(dǎo)通和VM14、VM15關(guān)斷強(qiáng)制將再生節(jié)點(diǎn)電壓Vo1，Vo2拉到低電平。當(dāng)時(shí)鐘信號(hào)clk為低電平時(shí)，VM4、VM5、VM12、VM13關(guān)斷，VM14、VM15導(dǎo)通，系統(tǒng)進(jìn)入比較模式。VM10和VM11柵源電壓的不同將導(dǎo)致流過(guò)這兩個(gè)晶體管電流的不同，兩再生節(jié)點(diǎn)Vo1，Vo2電壓上升的快慢就不同，電壓上升較快的一端將會(huì)抑制另一端再生節(jié)點(diǎn)電壓的上升，比較級(jí)電路正反饋的機(jī)制將會(huì)使再生節(jié)點(diǎn)電壓差迅速增加。
1．3 輸出緩沖級(jí)
目前，A／D轉(zhuǎn)換器中的比較器通常在時(shí)鐘的跳變沿處進(jìn)行比較。本文設(shè)計(jì)的電路是通過(guò)在比較級(jí)電路后增加輸出緩沖級(jí)(又稱(chēng)后放大級(jí)) ——正反饋的latch結(jié)構(gòu)來(lái)實(shí)現(xiàn)的，其主要作用是把比較級(jí)電路的輸出信號(hào)轉(zhuǎn)化為邏輯電平(O V或5 V)。
當(dāng)使能信號(hào)enable為低電平時(shí)，VM24關(guān)斷(圖1)，再生節(jié)點(diǎn)電壓無(wú)法作用于輸出緩沖級(jí)電路，整個(gè)比較系統(tǒng)處于不工作狀態(tài)。當(dāng)enable為高電平時(shí)，VM24導(dǎo)通，輸出緩沖級(jí)電路導(dǎo)通。當(dāng)時(shí)鐘信號(hào)clk為低電平時(shí)，VM18和VM19導(dǎo)通，VM16、VM17、VM20、VM21構(gòu)成了一個(gè)首尾相接的放大器，根據(jù)比較級(jí)再生節(jié)點(diǎn)電壓的不同將比較器的輸出電壓VOUT1，VOUT2迅速轉(zhuǎn)化為全擺幅數(shù)字電平。當(dāng)clk為高電平時(shí)，VM18和VM19關(guān)斷，緩沖級(jí)電路進(jìn)入鎖存輸出信號(hào)的狀態(tài)，保證了輸出結(jié)果的穩(wěn)定性。

2 電路的分析和優(yōu)化
2．1 比較速度
在時(shí)鐘信號(hào)clk為低電平時(shí)，鐘控比較級(jí)電路進(jìn)入再生階段，此時(shí)該部分電路的小信號(hào)模型，如圖4所示。

根據(jù)小信號(hào)模型的節(jié)點(diǎn)電流可得到如下公式：

其中，C1和C2是從VM10和VM11的漏極到地的電容，R1和R2是從VM10和VM11的漏極到地的電阻，為再生節(jié)點(diǎn)所加的初始電壓。τ為時(shí)間常數(shù)，假設(shè)所有的晶體管相同，則有R1=R2，C1=C2，gm11=gm10=gm，從而τ1=τ2=τ。
用△Vo定義Vo1與Vo2的差值，用△Vi定義的差值，因此

需要注意的是：1)在鐘控比較級(jí)使能之前，再生節(jié)點(diǎn)電壓變化的速度隨△Vi的增加而增大；2)τ的絕對(duì)值越小，傳輸延時(shí)越小，比較器工作速度越快。由此可知，通過(guò)增加輸入跨導(dǎo)、減小輸出節(jié)點(diǎn)的負(fù)載電容和提高初始輸入電壓差可提高比較器速度。
此外，存比較級(jí)電路后增加的輸出緩沖級(jí)電路也能縮短比較器的比較時(shí)間。其優(yōu)點(diǎn)是結(jié)合了比較級(jí)電路的正指數(shù)響應(yīng)和正反饋latch結(jié)構(gòu)的負(fù)指數(shù)響應(yīng)，即比較級(jí)電路先經(jīng)過(guò)一時(shí)間段將輸入信號(hào)放大到某一差值Vx，輸出緩沖級(jí)電路就會(huì)迅速將比較器的輸出電壓轉(zhuǎn)化到邏輯電平。本文設(shè)計(jì)的比較級(jí)電路和輸出緩沖級(jí)電路的瞬態(tài)響應(yīng)如圖5所示。

2．2 回饋噪聲
在比較級(jí)電路工作階段，再生節(jié)點(diǎn)電壓的快速變化通過(guò)寄生電容對(duì)輸入信號(hào)引起的干擾稱(chēng)為回饋噪聲，其嚴(yán)重影響比較器的精度。在模數(shù)轉(zhuǎn)換器中會(huì)用到大量的比較器，這些比較器上的回饋噪聲將提高ADC的誤碼率。為了有效地抑制回饋噪聲對(duì)比較器的影響，本文采用了隔離和互補(bǔ)技術(shù)。
在預(yù)放大級(jí)中增加開(kāi)關(guān)晶體管VM4和VM5,實(shí)現(xiàn)了隔離輸入信號(hào)與再生節(jié)點(diǎn)電壓的回饋噪聲。在比較器從復(fù)位階段轉(zhuǎn)變?yōu)楸容^階段時(shí)，VM 4、VM5關(guān)斷，切斷了預(yù)放大器和比較級(jí)電路之間的信號(hào)通路，使再生節(jié)點(diǎn)電壓的快速變化無(wú)法直接耦合到比較器的輸入端，從而降低了回饋噪聲。
互補(bǔ)技術(shù)的具體實(shí)現(xiàn)方法是在預(yù)放大級(jí)的輸入端增加NMOS管VM25、VM26構(gòu)成的電容，使其與輸入晶體管VM1、VM2的柵漏電容CGD構(gòu)成互補(bǔ)結(jié)構(gòu)。為達(dá)到最佳互補(bǔ)效果，CM25，CM26的值應(yīng)與CGD保持相等，即VM25、VM26的寬度應(yīng)為VM1、VM2的一半。當(dāng)輸入對(duì)管源端電壓發(fā)生變化時(shí)，CM25，CGD-M2和CM26，CGD-M1構(gòu)成的互補(bǔ)結(jié)構(gòu)使變化的電流相互抵消，從而提高輸入電壓的穩(wěn)定性。