色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 測試測量 > 設(shè)計應(yīng)用 > 可以將第三方的IP(來自VHDL或Verilog)吸納到NI Fl

          可以將第三方的IP(來自VHDL或Verilog)吸納到NI Fl

          作者: 時間:2012-03-21 來源:網(wǎng)絡(luò) 收藏

          如果適配器模塊是由NI公司開發(fā)的,那么不需要任何或其他硬件描述語言的經(jīng)驗。所有的FPGA編程均通過NI LabVIEW FPGA模塊和NI-RIO驅(qū)動程序軟件以圖形化的方式完成。如果該適配器模塊是由第三方開發(fā)的,則或許提供定制的LabVIEW FPGA I/O節(jié)點。若存在一個帶有套接字的CL節(jié)點,用戶的體驗可能會與NI提供的解決方案相似。對于定制設(shè)計的適配器模塊,設(shè)計工程師將需要利用和XML文件創(chuàng)建一個帶有套接字的CL節(jié)點,以便在LabVIEW FPGA項目中正確表示定制的I/O。

          本文引用地址:http://cafeforensic.com/article/194265.htm

          00.gif

          NI 中的FPGA利用CL節(jié)點,集成了第三方的IP核并與適配器模塊進(jìn)行通信

          多年前工程師們就已經(jīng)能夠?qū)DL代碼植入LabVIEW框圖,以運行與其LabVIEW代碼相適應(yīng)的既有IP。但是,從LabVIEW 8.6 FPGA模塊開始,CLIP技術(shù)支持工程師們引入第三方的IP并與LabVIEW框圖并行執(zhí)行。這樣,第三方IP核可與NI 結(jié)合使用。

          采用FPGA技術(shù)有哪些技術(shù)優(yōu)勢?

          下面列舉了FPGA技術(shù)的五大技術(shù)優(yōu)勢。

          高性能

          上市時間短

          低成本

          高可靠性



          關(guān)鍵詞: FlexRIO Verilog VHDL IP

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉