前言
幾乎每一個電子設備，從智能手機到服務器，都使用了某種形式的RAM存儲器。盡管閃存NAND繼續(xù)流行(由于各式各樣的消費電子產(chǎn)品的流行)，由于SDRAM為相對較低的每比特成本提供了速度和存儲很好的結合，SDRAM仍然是大多數(shù)計算機以及基于計算機產(chǎn)品的主流存儲器技術。DDR是雙數(shù)據(jù)速率的SDRAM內(nèi)存，已經(jīng)成為今天存儲器技術的選擇。DDR技術不斷發(fā)展，不斷提高速度和容量，同時降低成本，減小功率和存儲設備的物理尺寸。

隨著時鐘速率和數(shù)據(jù)傳輸速率不斷增加和性能的提高，設計工程師必須保證系統(tǒng)的性能指標，或確保系統(tǒng)內(nèi)部存儲器和存儲器控制設備的互操作性，存儲器子系統(tǒng)的模擬信號完整性已成為設計工程師越來越多重點考慮的問題。許多性能問題，甚至在協(xié)議層發(fā)現(xiàn)的問題，也可以追溯到信號完整性問題上。因此，存儲器的模擬信號完整性驗證已經(jīng)成為很多電子設計驗證關鍵的一步。

JEDEC(電子工程設計發(fā)展聯(lián)合協(xié)會)已經(jīng)明確規(guī)定存儲設備詳細測試要求，需要對抖動、定時和電氣信號質(zhì)量進行驗證。測試參數(shù)：如時鐘抖動、建立和保持時間、信號的過沖、信號的下沖、過渡電壓等列入了JEDEC為存儲器技術制定的測試規(guī)范。但執(zhí)行規(guī)范里的這些測試是一個很大的挑戰(zhàn)，因為進行這些測試很可能是一個復雜而又耗時的任務。擁有正確的工具和技術，可以減少測試時間，并確保最準確的測試結果。在本應用文章中，我們將討論針對存儲器測試的解決方案，這個方案能夠幫助工程師戰(zhàn)勝挑戰(zhàn)和簡化驗證過程。

信號的獲取和探測
存儲器驗證的第一個難點問題是如何探測并采集必要的信號。JEDEC標準規(guī)定的測試應在存儲器元件的BGA(球柵陣列結構的PCB)上。而FBGA封裝組件包括一個焊球連接陣列(這是出于實際目的)，無法進入連接，如何進行存儲器的探測呢？

一種解決方案是在PCB布線過程中設計測試點，或探測存儲器元件板的背面的過孔。雖然這些測試點沒有嚴格在“存儲器元件附近”，PCB走線長度一般都比較短，對信號衰減的影響很小。當使用這種方法探測時，信號完整性通常是相當不錯的，可以進行電氣特性的驗證。

圖1 DDR3雙列直插內(nèi)存模塊(DIMM)“背面”的測試點

對于這種類型應用，可以使用手持探頭，但是在多個探頭前端和測試點同時保持良好的電接觸非常困難。

考慮到有些JEDEC的測量要求三個或更多的測試點，加上其他信號如芯片選擇信號、RAS和CAS可能需要確定存儲器狀態(tài)，許多工程師常常選擇使用焊接式探頭進行連接。

泰克公司開發(fā)了一種專為這種類型的應用設計的探測解決方案。P7500系列探頭有4～20GHz的帶寬，是存儲器驗證應用的選擇。圖2說明了幾個可用的P7500系列探頭前端之一，這種探頭非常適合存儲器驗證的應用。這些微波同軸”前端在需要多個探測前端進行焊接情況時提供了有效的解決方案，同時提供優(yōu)秀的信號保真度和4GHz帶寬，足已滿足存儲器DDR3@1600MT/s的測試需求。

圖2 P7500系列微波同軸探頭焊接到DIMM上

P7500系列探頭針對存儲器測試應用的另一個優(yōu)點是泰克專有的TriMode(三態(tài))功能。這種獨特的功能允許探頭不但可以測試+和-差分信號，又可以測試單端信號。使用探頭前端的三個焊接連接，用戶就可以使用探頭上控制按鈕或在示波器菜單來對差分和單端探測模式之間進行切換。使用焊接探頭的+連接到單端數(shù)據(jù)或地址線，使用焊接探頭的-連接到另一相鄰線。然后用戶可以使用一個探頭，通過兩個單端測量模式之間切換，很容易地測量其中任何兩個信號。

圖3 P7500三態(tài)前端連接

然而，很多情況下通過背面過孔探測信號可能不是一種好的選擇。使用嵌入式存儲器設計，存儲器元件背面可能沒有可用的板上空間。甚至很多標準的DIMM，在板的兩面都有存儲器元件，以增加存儲密度。這種情況下，測試工程師怎樣才能探測到測試點呢？

幸運的是，即使這樣情況，現(xiàn)在也有探測解決方案。泰克公司與Nexus科技公司合作開發(fā)了所有標準DDR3和DDR2存儲器設備轉接板內(nèi)插板組件。這些轉接板內(nèi)插板使用插槽代替存儲器元件連接到被測設備。在轉接板有探測的測試點，然后對齊到插槽上的位置。存儲器元件再插到轉接板上。圖4是這種“連接”的示意圖。

圖4 DDR轉接板內(nèi)插板組件