引言：DDR4 等存儲技術(shù)的發(fā)展帶動存儲器速度與功率效率空前提升，僅僅停留在一致性測試階段，已經(jīng)不能滿足日益深入的調(diào)試和評估需求。

DDR 存儲器的測試項目涵蓋了電氣特性和時序關(guān)系，由JEDEC明確定義，JEDEC 規(guī)范并不涉及具體的測量方法，但提供了存儲設(shè)備、DRAM應(yīng)遵守的一組測試參數(shù)規(guī)范，目的是保證計算機(jī)系統(tǒng)、服務(wù)器和移動設(shè)備等存儲系統(tǒng)的一致性與互操作性。手動測試這些參數(shù)非常耗時，因此工程師通常采用DDR一致性自動測試軟件，該軟件由示波器廠商提供。隨著存儲器速度由 DDR3 提升為 DDR4，僅提供合格/不合格結(jié)果的自動一致性測試軟件已經(jīng)無法滿足持續(xù)增加的調(diào)試和評估需求。用戶需要專門針對調(diào)試和評估任務(wù)設(shè)計的 DDR 調(diào)試工具，以及更快速和更高效的調(diào)試環(huán)境。而安捷倫的示波器只是作為波形采集而用。

讀寫數(shù)據(jù)分離

JEDEC 規(guī)范根據(jù)讀寫周期定義測試參數(shù)，意味著用戶必須分離讀/寫周期才能測量信號。JEDEC規(guī)范專為 DRAM 編寫，因此其中大部分測試都屬于寫周期。調(diào)試工具首先要能夠?qū)⒆x寫操作可靠地分離。大多數(shù)測試算法使用選通(DQS)與數(shù)據(jù)(DQ)相位差來確定讀/寫周期。讀操作數(shù)據(jù)與選通脈沖邊沿對齊，寫操作數(shù)據(jù)與選通脈沖中心對齊。隨著速度的提升，相位差異法逐漸無法保證讀寫操作的判斷準(zhǔn)確性，在被測對象存在嚴(yán)重信號完整性問題時尤其如此?；煜x/寫周期會導(dǎo)致測量是無效的，提供合格/不合格的判定也是無意義的。調(diào)試工具必須在執(zhí)行標(biāo)準(zhǔn)的讀寫分離后，將讀操作和寫操作數(shù)據(jù)包的起始與結(jié)束顯示出來，以便用戶能夠驗證讀/寫周期是不是被正確地分離了。要實現(xiàn)快速高效的讀寫分離，工具必須能夠通過導(dǎo)航查看波形中每個讀數(shù)據(jù)包和寫數(shù)據(jù)包，并報告有效數(shù)據(jù)包數(shù)目以及波形中的讀和寫數(shù)據(jù)包數(shù)目，幫助設(shè)計人員確定是否需要提高被測系統(tǒng)數(shù)據(jù)量，獲得更多數(shù)據(jù)，進(jìn)而完成調(diào)試和評估任務(wù)。當(dāng)然，如果您擁有安捷倫的高端混合信號示波器MSOX90000A系列，可用其邏輯通道準(zhǔn)確進(jìn)行讀寫分離，這在另一篇文章中有詳述。

圖 1：DDR 調(diào)試工具報告波形上的讀數(shù)據(jù)包和寫數(shù)據(jù)包數(shù)目，而游標(biāo)顯示了數(shù)據(jù)包的起始與結(jié)束。借助導(dǎo)航功能，用戶可以瀏覽已保存時鐘、選通脈沖(DQS)和數(shù)據(jù)(DQ)波形上的每個數(shù)據(jù)包

多數(shù)據(jù)包統(tǒng)計分析

JEDEC 規(guī)范沒有定義數(shù)據(jù)包測量數(shù)目。以往，大多數(shù)設(shè)計人員僅憑借一組數(shù)據(jù)包測試結(jié)果來判定系統(tǒng)一致性測試結(jié)果，而測試合格與否取決于系統(tǒng)的壓力條件。在某些情況下，設(shè)計人員可以增加被測對象的數(shù)據(jù)變化，這時就會發(fā)現(xiàn)系統(tǒng)裕量會隨之減少。現(xiàn)在，幾乎所有存儲器設(shè)計人員都需要執(zhí)行裕量測試，DDR 自動一致性測試軟件提供的合格/不合格測試結(jié)果已經(jīng)無法滿足需求。對被測對象進(jìn)行統(tǒng)計分析則可以幫助設(shè)計人員了解裕量，確保設(shè)計性能高于規(guī)范要求。因此，設(shè)計人員需要收集盡可能多的統(tǒng)計信息，分析的數(shù)據(jù)包數(shù)量越多，裕量測試結(jié)果的可信度就越高。調(diào)試工具需要快速測量所有數(shù)據(jù)包的全部測試參數(shù)，以縮短測試時間。該工具支持離線操作，將示波器采集的波形存成文件，或者將一致性測試軟件項目文件存下來，然后用該工具進(jìn)行分析，可以顯著縮短測試時間。測試結(jié)果可以導(dǎo)出為 .csv 文件，以用于深入分析或生成報告。

圖 2：JEDEC 測試結(jié)果提供最小值/平均值/最大值統(tǒng)計報告，可以確保用戶信心十足地執(zhí)行裕量測試。統(tǒng)計報告可以導(dǎo)出為 .csv 文件，以進(jìn)行深入的分析并生成報告

裕量測試中，設(shè)計人員需要改變工作電壓，并根據(jù) JEDEC 規(guī)范定義的對應(yīng)參考電壓和交流/直流輸入和輸出電平執(zhí)行測量。例如，DDR3 的工作電壓標(biāo)稱值是 1.5V。在裕量測試中，設(shè)計人員可以將電壓降低到 1.3V，以查看系統(tǒng)功耗是否降低。調(diào)試工具將自動計算新的測量電壓電平，并依據(jù)新的測量閾值執(zhí)行所有測量。自動計算功能可以幫助用戶快速確定新的交流/直流電壓測量閾值，無需查看 JEDEC 規(guī)范公式，從而縮短測試設(shè)置時間。

圖 3：DDR3 工作電壓在 JEDEC上的電壓是1.5V，用戶將之改為 1.3V，以便測試低功率模式下的系統(tǒng)性能。調(diào)試工具使用 JEDEC 規(guī)范的公式自動計算 1.3V工作電壓時的交流/直流測量電壓

JEDEC 測量

該工具的測量符合 JEDEC 規(guī)范，包括電氣、時序和眼圖三類測試。所有測試都按照輸出(寫周期)與輸入(讀周期)分組。調(diào)試工具根據(jù)讀或?qū)懼芷诜纸M所有測試類型，可以讓用戶無需參照 JEDEC 規(guī)范即可準(zhǔn)確選擇測試。為了提高調(diào)試效率，調(diào)試工具將標(biāo)記波形中所有的有效測量，并通過游標(biāo)指示電壓和時間測量閾值。工具還可以標(biāo)注測試結(jié)果的最大值和最小值，以便用戶集中關(guān)注問題區(qū)域。用戶可以通過導(dǎo)航逐一查看測量，確保測量包括所有的有效數(shù)據(jù)包。調(diào)試工具還可以報告有效測量數(shù)目。部分系統(tǒng)的數(shù)據(jù)變化極少，系統(tǒng)大量的讀寫數(shù)據(jù)包并不能保證足夠的有效測量，因此可能無法應(yīng)用統(tǒng)計分析。例如您要測量建立時間tDS，測量長度為 8 的兩組數(shù)據(jù)包，如果兩個數(shù)據(jù)包中僅有 9 次數(shù)據(jù)轉(zhuǎn)換，您僅能獲得 9 個有效測量。如果數(shù)據(jù)包的每個單獨比特都存在數(shù)據(jù)轉(zhuǎn)換，您將得到16個有效測量。傳統(tǒng)DDR一致性測試軟件已經(jīng)標(biāo)配上述特性，但調(diào)試工具的可視化功能可以增強(qiáng)用戶對測量結(jié)果有效性的信心。屏幕視圖提供游標(biāo)和測量閾值顯示，并且用戶可以截屏并用于編寫報告。調(diào)試工具可以加載此前保存的波形文或一致性測試軟件的項目文件，時間和電壓標(biāo)度不會有任何變化，如何使用取決于用戶的偏好。

圖 4：符合 JEDEC 規(guī)范，測量游標(biāo)顯示測量寫周期的建立時間，以及交流/直流電壓測量閾值。用戶可以將屏幕截圖并用于生成報告。

總之，DDR4 等存儲技術(shù)的發(fā)展帶動存儲器速度與功率效率空前提升，僅僅停留在一致性測試階段，已經(jīng)不能滿足日益深入的調(diào)試和評估需求。傳統(tǒng) DDR 一致性測試軟件僅提供合格/不合格信息。新的 DDR 調(diào)試工具經(jīng)過專門設(shè)計，根據(jù) JEDEC規(guī)范提供測量統(tǒng)計分析結(jié)果和導(dǎo)航功能和游標(biāo)特性，幫助存儲器設(shè)計人員快速找到問題區(qū)域，提升他們對測試結(jié)果尤其是裕量測試結(jié)果的信心。結(jié)合安捷倫科技已經(jīng)提供的一致性測試方案和該新測試軟件，DDR4的測試方案不僅支持合格/不合格測試，同時還支持統(tǒng)計分析、裕量測試，幫助縮短設(shè)置時間并加快測試速度，提升存儲器設(shè)計人員的測試效率，進(jìn)而降低總體設(shè)計成本，加快產(chǎn)品上市速度。