色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁(yè) > 設(shè)計(jì)應(yīng)用 > 從ISSCC 2019看電源、模擬、數(shù)據(jù)轉(zhuǎn)換器、前瞻領(lǐng)域的技術(shù)動(dòng)向

          從ISSCC 2019看電源、模擬、數(shù)據(jù)轉(zhuǎn)換器、前瞻領(lǐng)域的技術(shù)動(dòng)向

          作者:王瑩 時(shí)間:2018-12-27 來(lái)源:電子產(chǎn)品世界 收藏

                2.3技術(shù)

          本文引用地址:http://cafeforensic.com/article/201812/396093.htm

            這里介紹了其中兩篇代表文章(如圖5)。第一篇是臺(tái)灣聯(lián)發(fā)科(MTK)的,發(fā)表了一個(gè)Sample-and-Hold的音頻解碼器(Decoder)。主要有兩個(gè)技術(shù)創(chuàng)新點(diǎn),第一做了DAC noise shaping(噪聲整形),把信噪比提升;另外做了poly resistor(多晶硅電阻)線性化技術(shù),使THD+N效能達(dá)到-105dBc。

            第二篇來(lái)自韓國(guó)浦項(xiàng)科技大學(xué),提出了192 pW Hybrid(混合式)策劃。對(duì)于傳統(tǒng)的晶體管會(huì)受到工藝偏差的影響,作者提出了用reverse narrow-channel(反向窄通道)的效果去做補(bǔ)償,能做到很高的精準(zhǔn),且只需要192pW的超低功耗。

            3

            澳門大學(xué)的余成斌教授介紹了的趨勢(shì)。是中國(guó)相比美歐有很大差距的一個(gè)領(lǐng)域。據(jù)統(tǒng)計(jì),中國(guó)所需的高端數(shù)據(jù)轉(zhuǎn)換器產(chǎn)品幾乎全是進(jìn)口的。

            3.1論文錄用情況。本次大會(huì)總共有14篇文章被錄用,錄用比例接近30%。也許有人認(rèn)為ISSCC的30%平均錄用率不算低,實(shí)際上,投ISSCC文章的作者都知道,如果沒有超過(guò)國(guó)際最頂尖的性能指標(biāo)和參數(shù),是不會(huì)去投稿的。所以被錄用論文的作者堪稱高手中的高手。

            今年遠(yuǎn)東地區(qū)有7篇文章被錄用,ISSCC遠(yuǎn)東區(qū)的委員們感到非常高興,因?yàn)檫^(guò)去很少有這么多的數(shù)據(jù)轉(zhuǎn)換器文章被錄用。與此同時(shí),歐洲有2篇,北美有3篇。

            遠(yuǎn)東地區(qū)中,澳門大學(xué)有4篇,是近年來(lái)首次同一機(jī)構(gòu)在該領(lǐng)域錄用最多的一次,可見澳門大學(xué)在數(shù)據(jù)轉(zhuǎn)換器方面在國(guó)際領(lǐng)先。而且ISSCC至今,中國(guó)內(nèi)地還沒有數(shù)據(jù)轉(zhuǎn)換器文章被ISSCC錄用過(guò),近十年來(lái)的錄用論文全部來(lái)自澳門大學(xué),這也是澳門大學(xué)在這領(lǐng)域的強(qiáng)項(xiàng)。另外3篇遠(yuǎn)東文章來(lái)自于聯(lián)發(fā)科(MTK)。

            3.2奈奎斯特ADC。ISSCC2019數(shù)據(jù)轉(zhuǎn)換器領(lǐng)域有兩個(gè)分場(chǎng)。第一場(chǎng)是奈奎斯特ADC。奈奎斯特ADC一般用于寬帶和高速的應(yīng)用,從圖6可以看到的趨勢(shì)是,現(xiàn)在精度越來(lái)越高,從11比特到16比特,2MS/s到5GS/s,可以覆蓋不同和廣泛的應(yīng)用諸如IoT和5G等。

            其中,pipelined(流水線型)ADC架構(gòu)是高速和高精度設(shè)計(jì)主要的架構(gòu),SAR與TDC的混合架構(gòu)應(yīng)用也是很重要的提高功效的方法。但是pipelined架構(gòu)通常需要有放大器,采用開環(huán)Open-loop Gm-R、動(dòng)態(tài)放大器或閉環(huán)Ring放大器等技術(shù),能夠做到很低的功耗,從而高效地實(shí)現(xiàn)從11比特到16比特的范圍。

            兩篇有代表性的文章(如圖7),一篇是比利時(shí)的KUleuven(魯汶大學(xué))的12比特5GS/sADC,比以往實(shí)現(xiàn)了更高速和高精度,卻有更低的158.6mW功耗。

            另一篇是澳門大學(xué)提出了一種針對(duì)制程、電壓和溫度偏移低靈敏度的混合架構(gòu)型ADC,在65nm制程能實(shí)現(xiàn)在很低的0.6V工作電壓,在溫度范圍-50℃到90℃,電壓-5%到5%的變化下,只有0.8dB的SNDR(信噪失真比)下降。



          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉