在與臺積電的競爭之路上，三星可謂頻繁出招。除了3納米導入全新GAAFET全環(huán)繞柵極電晶體架構，已成功量產，照三星半導體藍圖分析，2025年大規(guī)模量產2納米，更先進1.4納米預定2027年量產。

韓國媒體The Elec報導，三星計劃使用背面供電網絡(BSPDN)技術用于2納米芯片。研究員Park Byung-jae在日前舉行的三星技術論壇SEDEX 2022介紹BSPDN細節(jié)。從過去高K金屬柵極技術到FinFET，接著邁向MBCFET，再到BSPDN，F(xiàn)inFET仍是半導體制程最主流技術，之前稱為3D電晶體，是10納米等級制程關鍵，三星已轉向發(fā)展下一代GAAFET。

三星未來將借由小芯片設計架構，不再采用單個芯片應用同節(jié)點制程技術，可連接不同代工廠、不同節(jié)點制程各種芯片模組，也稱為3D-SOC。BSPDN可解釋成小芯片設計演變，原本將邏輯電路和存儲器模組整合的現(xiàn)有方案，改成正面具備邏輯運算功能，背面供電或訊號傳遞。

值得一提的是，BSPDN并不是首次出現(xiàn)，這一概念于2019年在IMEC研討會就出現(xiàn)過，到2021年IEDM論文又再次引用。2納米制程應用BSPDN后，經后端整合設計和邏輯最佳化，可解決FSPDN的前端布線壅塞問題，性能提高44%，功率效率提高30%。