埃米時(shí)代來臨，背面電軌（BSPDN）成為先進(jìn)制程最佳解決方案，包括臺(tái)積電、英特爾、imec（比利時(shí)微電子研究中心）提出不同解方，鎖定晶圓薄化、原子層沉積檢測(cè)（ALD）及再生晶圓三大制程重點(diǎn)，相關(guān)供應(yīng)鏈包括中砂、天虹及升陽半導(dǎo)體等受惠。

背面電軌（BSPDN）被半導(dǎo)體業(yè)者喻為臺(tái)積電最強(qiáng)黑科技，成為跨入埃米時(shí)代最佳解決方案，預(yù)估2026年啟用。目前全球有三種解決方案，分別為imec的Buried Power Rail、Intel的PowerVia及臺(tái)積電的Super Power Rail。代工大廠皆開始透過設(shè)計(jì)技術(shù)協(xié)同優(yōu)化（DTCO）有效地安排互連，有望提早實(shí)現(xiàn)系統(tǒng)級(jí)晶圓。

業(yè)界人士分析，晶背供電有幾個(gè)技術(shù)突破點(diǎn)，其中，要對(duì)晶圓（wafer）背面進(jìn)行打磨，令其薄到將近可以接觸電晶體，但同時(shí)，這樣會(huì)使wafer剛性大打折扣，因此在正面打磨完后，必須在wafer正面鍵合一片載體晶圓（carrier wafer），來承載背面制造過程；另像nTSV（納米硅穿孔），為要確保納米級(jí)孔中銅金屬涂布均勻，也需要更多設(shè)備協(xié)助檢測(cè)。

臺(tái)積電所采用方式最直接、有效，但代價(jià)是生產(chǎn)復(fù)雜且昂貴。為反映價(jià)值，臺(tái)積電在價(jià)格方面也進(jìn)行調(diào)整，據(jù)悉先進(jìn)制程部分已成功漲價(jià)，并在明年元月1日調(diào)漲，特別針對(duì)3/5納米AI產(chǎn)品線，調(diào)整5％～10％。

業(yè)界人士透露，這次臺(tái)積硬起來，向蘋果等眾多客戶反映價(jià)值，主要也是為應(yīng)對(duì)設(shè)計(jì)難度復(fù)雜化。

隨晶圓代工進(jìn)入埃米時(shí)代，架構(gòu)、電路設(shè)計(jì)大幅度調(diào)整，為了在芯片表面積騰出更多空間，將供電移至背面已為主流共識(shí)；目前以英特爾的PowerVia和臺(tái)積電的Super Power Rail最具量產(chǎn)實(shí)力。

供應(yīng)鏈透露，打入臺(tái)積電后，等同晉級(jí)國際杯機(jī)會(huì)，因?yàn)榕_(tái)積電是業(yè)界最高標(biāo)準(zhǔn)，國際大廠也會(huì)來尋求合作，相當(dāng)于臺(tái)積電帶領(lǐng)眾多供應(yīng)鏈一同成長；業(yè)者指出，先進(jìn)制程每家作法皆不同，在非規(guī)格品加持之下，量、價(jià)同步提升；由臺(tái)積電帶起的硅經(jīng)濟(jì)火車頭持續(xù)前進(jìn)。