據(jù)媒體報道，日前，臺積電11月歐洲開放創(chuàng)新平臺（OIP）論壇上宣布，其有望在2027年認(rèn)證超大版本的CoWoS（晶圓上芯片）封裝技術(shù)，該技術(shù)將提供高達(dá)9個掩模尺寸的中介層尺寸和12個HBM4內(nèi)存堆棧，推測它將在2027年至2028年被超高端AI處理器采用。

據(jù)悉，這一全新封裝方法將解決性能要求最高的應(yīng)用，并讓AI（人工智能）和HPC（高性能計算）芯片設(shè)計人員能夠構(gòu)建手掌大小的處理器。

報道稱，完全希望采用臺積電先進封裝方法的公司也能使用其系統(tǒng)級集成芯片（SoIC）先進封裝技術(shù)垂直堆疊其邏輯，以進一步提高晶體管數(shù)量和性能。事實上，借助9個掩模尺寸的CoWoS，臺積電希望其客戶將1.6nm級芯片放置在2nm級芯片之上，因此可以達(dá)到極高的晶體管密度。

然而，這些超大型CoWoS封裝面臨著重大挑戰(zhàn)。5.5個掩模尺寸的CoWoS封裝需要超過100x100毫米的基板（接近OAM 2.0標(biāo)準(zhǔn)尺寸限制，尺寸為102x165毫米），而9個掩模尺寸的CoWoS將采用超過120x120毫米的基板。如此大的基板尺寸將影響系統(tǒng)的設(shè)計方式以及數(shù)據(jù)中心的配備支持。特別是電源和冷卻。每個機架的電源功率達(dá)到數(shù)百千瓦，需要采用液體冷卻和浸沒方法，以有效管理高功率處理器。