在上一個帖子當中我們見到了MOS管。下面我們來看一看用它完成的一個最簡單的設計。

　　看看上面這個電路。一只PMOS管和一只NMOS管串聯(lián)起來，共享門極輸入和漏極輸出。這樣的電路，即PMOS在上，NMOS在下被稱為互補MOS工藝，Complementary MOS，簡稱CMOS。在上面的圖片中使用的符號，S與D中間的箭頭表示的是當這個類型的MOS管導通時底襯中的電子究竟是被吸引在底襯表面還是被排斥出底襯表面。

　　下面簡要的分析一下：

　　Ui->VDD NMOS 導通 Uo->0 (Pull-down)

　　Ui->0 PMOS 導通 Uo->VDD (Pull-up)

　　也就是說，我們僅僅用兩只管子就構成了一個可以將輸入信號的電平反轉的電路。

　　這個電路叫做反相器。許多經典的教科書在教授數字邏輯時都以它為例，我們也不例外。

　　進一步分析，我們發(fā)現(xiàn)這個反相器具有2個優(yōu)良的特性。

　　由于NMOS管的Source接在地上，所以當Ui=VDD時NMOS保證導通，它可以將Uo的電平一直拉到地上;

　　由于PMOS管的Source接在VDD上，所以當Ui=0是PMOS保證導通，他可以將Uo的電平一直拉到VDD。

　　更重要的是，只要是NMOS管和PMOS管組合起來就可以保證上面所說的輸出電平水平，而PMOS和NMOS的具體參數(比如說，溝道長寬比)不會產生影響。也就是說，我們得到了比例無關的邏輯。這是個非常棒的特性。

　　我們再來考慮反相器的電壓傳輸特性。顯然，上面關于電平值的分析是不完整的，因為當輸入連續(xù)變化時輸出不可能跳變?？纯聪旅孢@張圖片：

　　可以看到，CMOS反相器的電壓傳輸特性曲線中間部分非常陡峭。我們把Vout=Vin的點叫做反相器的閾值電壓。CMOS反相器的特性是，在閾值電壓附近輸出迅速完成了電平的切換，而在其他區(qū)域輸出電平幾乎不變。

　　數字電路的核心思想在于以電平表示邏輯。如果我們定義2~2.5V為‘1’，0~0.5V為‘0’，我們吃驚地發(fā)現(xiàn)當在輸入為0~1.1V以及1.4V~2.5V時輸出電平全都落在我們的定義范圍內，全部都是有意義的!也就是說，CMOS具有高噪聲容限。如果我們將輸入的電平相對于0、VDD這一對“標準邏輯電平”的誤差，那么我們發(fā)現(xiàn)CMOS反相器可以壓縮誤差!

　　比例無關邏輯、高噪聲容限、壓縮誤差，還有后文中提到的靜態(tài)邏輯，這一切僅僅需要簡單地NMOS+PMOS就可以實現(xiàn)，你也許看出為什么現(xiàn)代的集成電路選擇CMOS工藝了吧?