色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于PCI總線數字信號處理機的硬件設計(05-100)

          基于PCI總線數字信號處理機的硬件設計(05-100)

          —— 基于PCI總線數字信號處理機的硬件設計
          作者:西安電子科技大學電子工程學院 張順和 劉書明 時間:2009-02-20 來源:電子產品世界 收藏

            引言

          本文引用地址:http://cafeforensic.com/article/91451.htm

            以公司為主推出的。采用PCI總線設備所具有的配置空間以及PCI總線通過橋接電路與CPU相連的技術使PCI總線具有廣泛的適應性,同時能滿足高速設備的要求。

            另一方面,DSP的發(fā)展也異常迅速。ADI公司于2001年發(fā)布了其高性能TigerSHARC系列DSP的新成員,采用這樣系列的芯片,可研制出處理能力更強,體積更小,開發(fā)成本更低,性價比更高的信號處理機。并廣泛地應用于信號處理、通信、語音、圖像和軍事等各個領域。

            介紹

            本系統(tǒng)采用美國ADI公司的高性能TigerSHARC101S作為主處理器,簡稱。ADSP處理支持32bit和64bit浮點,以及8、16、32和64bit定點處理。它的靜態(tài)超量結構使DSP每周期能執(zhí)行多達4條指令,進行24個16bit定點運算和6個浮點運算。其內部有三條相互獨立的128bit寬度和內部數據總線,每條連接三個2Mbit內部存儲塊中的一個,提供4字的數據、指令及I/O訪問和14.4Gbyte/S的內部存儲帶寬。以300MHZ時鐘運行時,其內核指令周期為3.3ns。在發(fā)揮其單指令多數據特點后,ADSPTS101S可以提供每秒24億次40bitMAC運算或6億次80bitMAC運算。以300MHz時鐘運行時,完成1024點復數FFT(基2)時間僅32.78us。1024點輸入50抽頭FIR需91.67us。

            ADSPTS101S有強大的鏈路口傳輸功能,每個鏈路口傳輸速度已達到250Mbyte/S。總的鏈路數據率達1Gbyte/S(4個鏈路口),已經超過了外部口的傳輸速率(800Mbyte/S)。

            信號處理機的硬件結構

            系統(tǒng)結構主要包括A/D轉換、數據存儲、邏輯控制,時鐘分配和數據傳輸五大模塊。以DSP為核心處理單元的信號處理機是以PCI插卡的形式直接插入計算機的PCI總線插槽中。信號處理機通過PCI接口芯片與PCI總線連接,其功能是實現PC機與信號處理機之間數據傳輸和存儲。其系統(tǒng)結構圖如圖1:

            

           

           

            圖1系統(tǒng)結構圖

            其中A/D轉換器采用AD公司16位高精度A/D芯片AD976ARS,它是采用電荷重分布技術的逐次逼近型模數轉換器,器結構比傳統(tǒng)逼近型ADC簡單,且不再需要完整的模數轉換器作為核心。AD976ARS具有以下特點:

          •   *它是16位的高精度A/D,可以做到16位不失碼。
          •   *帶有高速并行接口。
          •   *轉換速度為200ksps。
          •   *可選內部或外部的2.5V參考電源。
          •   *帶有片上時鐘。

          上一頁 1 2 3 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉