EEPW首頁(yè) >>
主題列表 >>
cadence?
cadence? 文章 進(jìn)入cadence?技術(shù)社區(qū)
Cadence為PCB設(shè)計(jì)制訂新標(biāo)準(zhǔn)Global Route Environment
- Cadence設(shè)計(jì)系統(tǒng)公司今日發(fā)布了面向Cadence® Allegro® PCB設(shè)計(jì)的Global Route Environment技術(shù)。這一革命性的技術(shù)結(jié)合了圖形化的互連流規(guī)劃架構(gòu)和層次化全局布線引擎，為PCB設(shè)計(jì)人員提供了自動(dòng)、智能的規(guī)劃和布線環(huán)境。作為首個(gè)將智能自動(dòng)化引入前所未有領(lǐng)域的自動(dòng)布線解決方案，Global Route Environment 技術(shù)代表了一次意義重大的飛躍，并建立了一種全新的PCB設(shè)計(jì)規(guī)范。 該技術(shù)問(wèn)世之前，PCB設(shè)計(jì)人員要花費(fèi)幾周或幾個(gè)月的時(shí)間
- 關(guān)鍵字： Cadence PCB 單片機(jī) 嵌入式系統(tǒng) PCB 電路板
CADENCE邏輯設(shè)計(jì)技術(shù)為亞太芯片設(shè)計(jì)商帶來(lái)競(jìng)爭(zhēng)優(yōu)勢(shì)
- CADENCE宣布四家亞太芯片設(shè)計(jì)公司——Altek 公司、互芯集成電路有限公司（CoolSand Technologies）、韓國(guó)電子通信研究院(ETRI)以及 Moai電子公司已經(jīng)選擇具有全局綜合技術(shù)的 Cadence® Encounter® RTL Compiler解決方案，以改良芯片設(shè)計(jì)，加快上市時(shí)間。Encounter RTL Compiler綜合與Encounter Confo
- 關(guān)鍵字： CADENCE 單片機(jī) 競(jìng)爭(zhēng)優(yōu)勢(shì) 邏輯設(shè)計(jì) 嵌入式系統(tǒng) 通訊 網(wǎng)絡(luò) 無(wú)線 亞太芯片設(shè)計(jì)商
飛思卡爾使用CADENCE模擬混合信號(hào)錦囊加速流程開(kāi)發(fā)
- Cadence宣布飛思卡爾半導(dǎo)體公司已經(jīng)采用Cadence Analog Mixed Signal (AMS) Methodology Kit。飛思卡爾是無(wú)線、網(wǎng)絡(luò)、汽車(chē)、消費(fèi)和工業(yè)市場(chǎng)的嵌入式半導(dǎo)體設(shè)計(jì)及制造的全球領(lǐng)先企業(yè)。飛思卡爾已經(jīng)采用AMS Methodology Kit以應(yīng)用高級(jí)AMS技術(shù)、流程和方法學(xué)的主要功能。通過(guò)使用Cadence錦囊作為其基礎(chǔ)方法學(xué)，飛思卡爾能夠更加迅速地獲取并在全球?qū)嵤?nèi)部開(kāi)發(fā)世界級(jí)設(shè)
- 關(guān)鍵字： CADENCE 單片機(jī) 飛思卡爾 混合信號(hào) 流程開(kāi)發(fā) 模擬 嵌入式系統(tǒng)
Cadence推出第一套完整支持CPF的解決方案
- Cadence推出了Cadence Low-Power Solution，這是用于低功耗芯片的邏輯設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)的業(yè)界第一套完全集成的、標(biāo)準(zhǔn)化的流程。Cadence Low-Power Solution將領(lǐng)先的設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)技術(shù)與Si2 Common Power Format （CPF）相集成，為IC工程師提供端到端的低功耗設(shè)計(jì)方案。CPF是在設(shè)計(jì)過(guò)程初期詳細(xì)定義節(jié)約功耗技術(shù)的標(biāo)準(zhǔn)化格式。通過(guò)在整個(gè)設(shè)計(jì)過(guò)程中保存低功耗
- 關(guān)鍵字： Cadence CPF 解決方案
掌微科技采用Cadence Encounter數(shù)字IC設(shè)計(jì)平臺(tái)加速GPS芯片設(shè)計(jì)
- Cadence宣布掌微科技（Centrality CommunICations）采用了具有全局綜合技術(shù)的Cadence® Encounter® RTL Compiler和Encounter Conformal® Equivalence Checker設(shè)計(jì)工具，成功加速了其芯片實(shí)體設(shè)計(jì)過(guò)程，并大大縮小了芯片尺寸。在Cadence先進(jìn)
- 關(guān)鍵字： Cadence Encounter GPS芯片設(shè)計(jì) 單片機(jī) 嵌入式系統(tǒng) 設(shè)計(jì)平臺(tái) 數(shù)字IC 通訊 網(wǎng)絡(luò) 無(wú)線 掌微科技 EDA IC設(shè)計(jì)
CADENCE、MAGMA和EXTREME DA通過(guò)Si2開(kāi)發(fā)行業(yè)標(biāo)準(zhǔn)庫(kù)格式
- 在ARM公司, Virage Logic Corporation 公司和Altos Design Automation公司的支持下,Cadence設(shè)計(jì)系統(tǒng)公司、Magma®公司和Extreme DA宣布，在Si2組織的Open Modeling Coalition框架下成功開(kāi)發(fā)出一種全新的標(biāo)準(zhǔn)統(tǒng)計(jì)分析庫(kù)格式。這種開(kāi)放的統(tǒng)計(jì)庫(kù)格式是基于電流源模型。其開(kāi)發(fā)目的除了促進(jìn)65納米及以下工藝節(jié)點(diǎn)的設(shè)計(jì)工具和方法學(xué)之
- 關(guān)鍵字： CADENCE DA MAGMA和EXTREME Si2 電源技術(shù) 模擬技術(shù) 統(tǒng)計(jì)分析 行業(yè)標(biāo)準(zhǔn)庫(kù)格式
CADENCE與中芯提供90納米低功耗解決方案
- Cadence 設(shè)計(jì)系統(tǒng)公司與中芯國(guó)際集成電路制造有限公司宣布，兩家公司已經(jīng)聯(lián)合開(kāi)發(fā)出低功耗數(shù)字設(shè)計(jì)參考流程，支持SMIC先進(jìn)的90納米工藝技術(shù)。該設(shè)計(jì)參考流程包含對(duì)Cadence® Encounter®時(shí)序系統(tǒng)的支持，以滿足設(shè)計(jì)師為計(jì)算機(jī)、消費(fèi)電子、網(wǎng)絡(luò)及無(wú)線產(chǎn)品市場(chǎng)開(kāi)發(fā)集成電路越來(lái)越高的需求。 該設(shè)計(jì)參考流程結(jié)合了Cadence Encounter數(shù)字IC設(shè)計(jì)平臺(tái)和Cadence可制造性設(shè)計(jì)(DFM）技術(shù)，攻克
- 關(guān)鍵字： 90納米 CADENCE 單片機(jī) 低功耗 工業(yè)控制 解決方案 嵌入式系統(tǒng) 通訊 網(wǎng)絡(luò) 無(wú)線 中芯國(guó)際 工業(yè)控制
Cadence發(fā)布推動(dòng)SiP IC設(shè)計(jì)主流化的EDA產(chǎn)品
- Cadence設(shè)計(jì)系統(tǒng)有限公司今日宣布推出業(yè)界第一套完整的能夠推動(dòng)SiP IC 設(shè)計(jì)主流化的EDA產(chǎn)品。 Cadence解決方案針對(duì)目前SiP設(shè)計(jì)中依賴 ‘專家工程’的方式存在的固有局限性，提供了一套自動(dòng)化、 整合的、可信賴并可反復(fù)采用的工藝以滿足無(wú)線和消費(fèi)產(chǎn)品不斷提升的需求。這套新產(chǎn)品包括Cadence® Radio Frequency SiP Methodology Kit， 兩款新的
- 關(guān)鍵字： Cadence EDA IC設(shè)計(jì) EDA IC設(shè)計(jì)
Tensilica實(shí)現(xiàn)對(duì)Synopsys和Cadence支持
- TensilicaÒ宣布增加了自動(dòng)可配置處理器內(nèi)核的設(shè)計(jì)方法學(xué)以面對(duì)90納米工藝下普通集成電路設(shè)計(jì)的挑戰(zhàn)。這些增加支持Cadence和Synosys工具的最新能力，包括自動(dòng)生成物理設(shè)計(jì)流程腳本，自動(dòng)輸入用戶定義的功耗結(jié)構(gòu)以及支持串繞分析。 Tensilica利用Synopsys的Power Compiler™的低功耗優(yōu)化能力，同時(shí)在Xtensa LX內(nèi)核和所有設(shè)計(jì)者自定義的擴(kuò)展功能中自動(dòng)的插入精細(xì)度時(shí)鐘門(mén)控，從而降低動(dòng)態(tài)功耗。新自動(dòng)生成的Xtensa布線腳本可
- 關(guān)鍵字： Cadence Synopsys Tensilica 支持
Cadence推出RF設(shè)計(jì)Kits
- Cadence RF（射頻）設(shè)計(jì)方法學(xué)"Kits"（錦囊）可解決無(wú)線設(shè)計(jì)的關(guān)鍵問(wèn)題。這個(gè)新設(shè)計(jì)包致力于應(yīng)對(duì)新生技術(shù)域的挑戰(zhàn)。RF收發(fā)器是所有無(wú)線設(shè)備的一個(gè)核心模塊，而且2005 Gartner報(bào)告預(yù)測(cè)到2006年無(wú)線IC的需求將會(huì)達(dá)到461億美金。Cadence RF設(shè)計(jì)方法學(xué)錦囊可幫助無(wú)線芯片設(shè)計(jì)人員縮短設(shè)計(jì)周期，增加可預(yù)測(cè)性，并保證硅片性能達(dá)到設(shè)計(jì)目標(biāo)。
- 關(guān)鍵字： Cadence Kits RF
Cadence提供新技術(shù)及完整產(chǎn)品線
- Cadence公司希望自己能夠成為全球電子行業(yè)不可或缺的伙伴，而非僅提供解決方案。通過(guò)開(kāi)放式合作，Cadence公司與晶圓廠、系統(tǒng)供應(yīng)商、IP供應(yīng)商、設(shè)備供應(yīng)商和半導(dǎo)體設(shè)計(jì)公司一起面對(duì)納米時(shí)代帶來(lái)的挑戰(zhàn)，幫助客戶取得成功。Cadence亞太區(qū)總裁居龍先生表示：“今年第二季度，公司收入比去年同期增長(zhǎng)了15%，這表明Cadence的技術(shù)和戰(zhàn)略符合客戶的市場(chǎng)需求。” Cadence提供革命創(chuàng)新及領(lǐng)先的EDA技術(shù)，以及完整和廣泛的產(chǎn)品線。為了滿足市場(chǎng)的需要，Cadence從最初提供點(diǎn)工具開(kāi)始，到提供整個(gè)設(shè)計(jì)流程、
- 關(guān)鍵字： Cadence
Cadence“技術(shù)之旅”系列活動(dòng)即將登陸亞洲
- Cadence公司將于7月14日到8月2日在亞太舉辦今年“技術(shù)之旅（ToT）”系列活動(dòng)。該活動(dòng)前身是“亞太技術(shù)巡展（ACTS）”。創(chuàng)辦于2002年的該系列活動(dòng)，規(guī)模巨大，每年舉辦一屆，在過(guò)去的三年中，它已經(jīng)成功地吸引了5,300多位專業(yè)設(shè)計(jì)人士參加。本屆“技術(shù)之旅”的宗旨是向客戶展示Cadence最新技術(shù)和成果，幫助業(yè)內(nèi)人士提升設(shè)計(jì)能力、促進(jìn)生產(chǎn)效率、提高產(chǎn)量并縮短產(chǎn)品投放市場(chǎng)的周期。與會(huì)人士能借此機(jī)會(huì)深入了解Cadence公司的最新設(shè)計(jì)方法和流程，并與世界頂尖EDA公司資深工程師和業(yè)內(nèi)人士進(jìn)行深入的、面
- 關(guān)鍵字： Cadence
CADENCE亞太易帥居龍任新掌門(mén)人
- Cadence Design Systems公司（紐約證券交易所代碼：CDN，納斯達(dá)克交易代碼：CDN）今天宣布：已經(jīng)任命業(yè)界資深人士居龍（Lung Chu）先生擔(dān)任公司副總裁兼亞太區(qū)總裁，負(fù)責(zé)在整個(gè)亞太地區(qū)的銷(xiāo)售和現(xiàn)場(chǎng)運(yùn)營(yíng)工作?！熬育埖募用耍瑸镃adence公司帶了豐富的電子設(shè)計(jì)自動(dòng)化領(lǐng)域的知識(shí)和成功經(jīng)驗(yàn)，并幫助公司通過(guò)更加深入的方式了解亞太區(qū)客戶、洞察新的商業(yè)契機(jī)，” Cadence全球現(xiàn)場(chǎng)運(yùn)營(yíng)部的執(zhí)行副總裁Kevin Bushby說(shuō)：“我對(duì)居龍加盟后的亞太區(qū)業(yè)務(wù)發(fā)展前景表示樂(lè)觀，相信在他的領(lǐng)導(dǎo)下，我
- 關(guān)鍵字： Cadence
Cadence可擴(kuò)展OrCAD技術(shù)簡(jiǎn)化PCB設(shè)計(jì)
- Cadence公司發(fā)布的帶有PSpice的OrCAD PCB Designer 和OrCAD PCB Designer 兩套新型產(chǎn)品，包含在新的OrCAD 10.3版本中。其中OrCAD PCB Designer包括自動(dòng)布線程序SPECCTRA和設(shè)計(jì)輸入工具OrCAD Capture。而帶有Pspice的PCB Designer合并了PSpice A/D用于模擬/混合信號(hào)仿真。兩者對(duì)于整個(gè)OrCAD產(chǎn)品線的發(fā)展起到了促進(jìn)作用。另外，OrCAD 10.3還為OrCAD Capture、OrCA
- 關(guān)鍵字： Cadence PCB 電路板
cadence?介紹
您好，目前還沒(méi)有人創(chuàng)建詞條cadence?!
歡迎您創(chuàng)建該詞條，闡述對(duì)cadence?的理解，并與今后在此搜索cadence?的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)cadence?的理解，并與今后在此搜索cadence?的朋友們分享。 創(chuàng)建詞條
cadence?相關(guān)帖子
cadence?資料下載
cadence?專欄文章
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473