cadence? 文章 進入cadence?技術社區(qū)
Cadence多種領先技術納入TSMC參考流程9.0版本
- 全球電子設計創(chuàng)新企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)今天宣布其多種領先技術已經(jīng)納入TSMC參考流程9.0版本中。這些可靠的能力幫助設計師使其產(chǎn)品更快地投入量產(chǎn)，提供了自動化的、前端到后端的流程，實現(xiàn)高良品率、省電型設計，面向晶圓廠的40納米生產(chǎn)工藝。 “TSMC和Cadence之間的合作提供了自動化的設計技術，這是在高級工藝節(jié)點上實現(xiàn)低風險和快速量產(chǎn)的必要技術，”TSMC設計基礎架構營銷部高級主管S.T. Juang說。 Cadence已經(jīng)在多
- 關鍵字： Cadence TSMC DFM
Cadence推出對應OVM的驗證IP
- 全球電子設計創(chuàng)新企業(yè)Cadence 設計系統(tǒng)公司(NASDAQ: CDNS)今天宣布推出首批兩款對應開放式驗證方法學（OVM）的高級測試平臺驗證IP（VIP）產(chǎn)品。這些改進能夠讓迅猛發(fā)展的OVM用戶團體輕松獲得Cadence®指標導向型驗證解決方案，可預測地實現(xiàn)高質(zhì)量驗證閉合。AMBA® 3 AXI ™ 和AMBA AHB™ VIP已經(jīng)在數(shù)百種設計中得以證明，現(xiàn)在作為多語言的通用驗證組件（Universal Verification Components ,UV
- 關鍵字： Cadence OVM 驗證IP VIP
Cadence強化的高級節(jié)點設計解決方案對定制IC設計實現(xiàn)經(jīng)過實際生產(chǎn)驗證的改良
- 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(納斯達克: CDNS)，今天公布了一系列新的定制IC設計功能，幫助芯片制造商加快大型復雜設計的量產(chǎn)化，尤其是在65納米及以下的高級節(jié)點工藝。這些經(jīng)過實際生產(chǎn)證明對Virtuoso?技術的提升，進一步強化了Cadence用于降低風險和提升生產(chǎn)力的同時管理幾何尺寸與復雜性的全套解決方案。 對Virtuoso? 定制設計平臺的主要改進將會出現(xiàn)在最新版本中，提供更為緊密的可生產(chǎn)性整合、更好的寄生分析，更快的仿真工具，用于精確而高效地驗證
- 關鍵字： Cadence IC 定制數(shù)字 模擬/混合信號 系統(tǒng)級芯片設計 Virtuoso
Cadence新技術加速模擬和混合信號驗證
- 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(納斯達克: CDNS)，今天宣布Cadence®Virtuoso® Spectre® Circuit Simulator中的高級“turbo”技術目前已經(jīng)推出，這是業(yè)界領先的模擬SPICE電路仿真器，獲得了全面的晶圓廠支持。這種turbo技術能夠在提升性能的同時，確保硅片的精確性，讓設計師能夠驗證他們復雜的大型模擬設計，例如PLL(phase-locked loops)、ADC(analog-to-di
- 關鍵字： Cadence turbo Cadence?Virtuoso? Spectre? Circuit Simulator
Cadence聯(lián)手香港科技園
- 中國香港，2008年2月19日——全球電子設計創(chuàng)新領導廠商Cadence設計系統(tǒng)公司(納斯達克: CDNS)今天宣布香港科技園公司（香港科技園）已經(jīng)選擇Cadence為其通信、無線、移動和多媒體產(chǎn)業(yè)的客戶提供更先進的EDA技術和解決方案。通過與Cadence的合作，香港科技園幫助香港政府為眾多中小型IC企業(yè)提供支持。此外，該合作關系再次確認了Cadence做為EDA供應商在香港的領先地位。 “通過我們與全球領先的EDA供應商Cadence的合作，香港IC設計平臺已
- 關鍵字： Cadence 香港科技園
CADENCE硬件仿真器在Ethernet交換芯片驗證中的應用
- 隨著網(wǎng)絡通信的高速發(fā)展，集成多種內(nèi)容的以太網(wǎng)交換芯片在網(wǎng)絡通信中起著越來越重要的作用，如何加快以太網(wǎng)交換芯片的開發(fā)速度，縮短驗證的周期，是我們面臨的重要課題，為此，我們選用了CADENCE硬件仿真器Palladium作為驗證加速平臺。 1 概述 隨著網(wǎng)絡通信的高速發(fā)展，集成多種內(nèi)容的以太網(wǎng)交換芯片在網(wǎng)絡通信中起著越來越重要的作用，如何加快以太網(wǎng)交換芯片的開發(fā)速度，縮短驗證的周期，是我們面臨的重要課題，為此，我們選用了Cadence硬件仿真器Palladium作為驗證加速平臺。 Cad
- 關鍵字： CADENCE
Cadence攜手ARM為多核與低功耗器件提供參考方法學
- Cadence設計系統(tǒng)公司與ARM 宣布推出兩種由它們聯(lián)合開發(fā)的新的實現(xiàn)參考方法學，一種用于ARM11(TM) MPCore(TM)多核處理器，另一種用于ARM1176JZF-S(TM)處理器的低功耗實現(xiàn)，后者集成了ARM® Intelligent Energy Manager (IEM(TM))技術。針對這兩款ARM處理器的這些Cadence參考方法學是兩個公司緊密合作的成果，為設計多核、低功耗器件的共同客戶提供了增強的設計解決方案。 “Cadence低功耗解決方案包括Encounte
- 關鍵字： 嵌入式系統(tǒng) 單片機 Cadence ARM 處理器 MCU和嵌入式微處理器
CADENCE改進企業(yè)驗證產(chǎn)品提高工程師效率
- Cadence設計系統(tǒng)公司宣布為Cadence® Incisive® Enterprise驗證產(chǎn)品系列添加全新技術，讓工程師團隊能夠解決多模式手機、游戲機和HD-DVD播放器等產(chǎn)品越來越復雜的芯片設計問題。Incisive技術目前為新開發(fā)的開放型驗證方法學(OVM)提供支持，這是一種強大的全新面向方面生成引擎，也是Cadence事務型加速(TBA)的第二代，為多測試平臺語言提供本征支持，在不同驗證語言和各種與生產(chǎn)效率有關的方面都進行了改良。這種全新的面向方面生成引擎利用面向方面編程(A
- 關鍵字： 嵌入式系統(tǒng) 單片機 Cadence HD-DVD 消費電子
Cadence喜迎第100家Encounter Timing System用戶
- Cadence設計系統(tǒng)公司宣布創(chuàng)新的 Cadence® Encounter® Timing System 簽收解決方案自從一年前推出以來，已經(jīng)為100家客戶所采用和配置。Encounter Timing System目前已經(jīng)被TSMC、Freescale 半導體和智原科技.等公司采用，在無論是網(wǎng)絡,通訊器件還是微處理器和圖形芯片等尖端芯片的設計和開發(fā)上扮演著重要角色。Encounter Timing System目前正在被第99和100家客戶使用，他們是新成立不久的Luminary M
- 關鍵字： 消費電子 Cadence 圖形芯片 微處理器 消費電子
Cadence推出面向最新的Cadence® Virtuoso®平臺版本的晶圓廠設計工具包
- Cadence設計系統(tǒng)公司與半導體晶圓廠UMC公司宣布推出面向最新的Cadence® Virtuoso®定制設計平臺(IC6.1)版本的UMC 65納米晶圓廠設計工具包(FDKs)。這一工具包將為設計師提供邏輯/模擬模式65納米標準性能(SP)和邏輯/模擬模式65納米低漏電(LL)工藝。Cadence Virtuoso技術有助于加速、混合信號和RF器件的精確芯片設計。 “這種65納米RF設計工具包的推出將會幫助我們的客戶更快地意識到我們的經(jīng)過產(chǎn)品驗證的65納米SP 和RF LL技
- 關鍵字： 嵌入式系統(tǒng) 單片機 Cadence UMC 晶圓
采用創(chuàng)新思維，Cadence新工具讓45nm IC量產(chǎn)提速！
- 45nm節(jié)點被稱為IC設計的分水嶺，因為在這一節(jié)點，不僅半導體材料特性、光刻技術已經(jīng)接近極限，而且EDA工具也要面臨更高層次抽象、創(chuàng)新平臺、DFM、多電源域等諸多新挑戰(zhàn)，針對這一節(jié)點上的EDA工具開發(fā)需要更多創(chuàng)新的思維和策略。因為挑戰(zhàn)很多，所以業(yè)界人士對45nm的芯片設計和制造未來憂心忡忡。不過，欣喜的是，在9月11日硅谷的CDNLive!用戶會議上，Cadence向領先的半導體設計者和經(jīng)理們展示了自己的45nm設計流程。其對應的產(chǎn)品Cadence Encounter數(shù)字設計平臺因采用了創(chuàng)新的思維和策
- 關鍵字： 創(chuàng)新思維 Cadence 45nm IC量產(chǎn) MCU和嵌入式微處理器
FARADAY選擇CADENCE VOLTAGESTORM用于高級65納米低功耗簽收
- Cadence設計系統(tǒng)公司與領先的ASIC和硅智產(chǎn)(SIP)無晶圓IC設計公司智原科技宣布智原已經(jīng)采用Cadence® VoltageStorm® 功率分析技術進行低功耗簽收，并支持智原的尖端低功耗設計。智原使用VoltageStorm的靜態(tài)和動態(tài)功率分析檢驗其高級低功耗設計技術，包括功率門控、去耦合電容優(yōu)化和多電源多電壓(MSMV)規(guī)劃。 智原有一套現(xiàn)成的功率分析解決方案，目前已經(jīng)成功發(fā)展到90納米級別。不過由于意識到了65納米及以下級別低功耗簽收帶來的新技術挑戰(zhàn)，智原對目前市
- 關鍵字： 嵌入式系統(tǒng) 單片機 Cadence IC ASIC MCU和嵌入式微處理器
CADENCE公布新的RF技術簡化納米級無線設備芯片的設計
- Cadence設計系統(tǒng)公司宣布推出Virtuoso Passive Component Designer，這是一種面向電感、變壓器和傳輸線設計、分析與建模的完整流程。這種新技術讓模擬與RF設計師能夠輕易掌握無源元件的設計，迅速開發(fā)出復雜的無線SoC和RFIC。Virtuoso Passive Component Designer從感應系數(shù)、Q值和頻率等設計規(guī)范開始，幫助設計師為他們的特定應用和工藝技術自動生成最適宜的感應器件，實現(xiàn)更高的性能和更小的面積。內(nèi)置的精確3D全波解算器用于檢驗生成的器件，不再
- 關鍵字： 嵌入式系統(tǒng) 單片機 CADENCE RF 芯片 模擬IC
Cadence低功耗解決方案加快無線設備的開發(fā)速度
- Cadence設計系統(tǒng)公司，宣布G2 Microsystems已經(jīng)使用Cadence®低功耗解決方案開發(fā)了創(chuàng)新的無線移動跟蹤設備。這種完整、集成的且易用的流程，基于Si2標準的通用功率格式(CPF)，讓G2 Microsystems能夠實現(xiàn)更快上市以及超低功耗的目標。 G2 Microsystems總部位于加州坎貝爾市，專門設計和制造超低功耗、特定用途的Wi-Fi解決方案，用于實時方位跟蹤、無線傳感、移動設備和資產(chǎn)跟蹤標識等用途。該公司利用其低功耗Wi-Fi專業(yè)技術以及全面應用Caden
- 關鍵字： 通訊 無線 網(wǎng)絡 Cadence 無線設備 無線網(wǎng)絡
cadence?介紹
您好，目前還沒有人創(chuàng)建詞條cadence?!
歡迎您創(chuàng)建該詞條，闡述對cadence?的理解，并與今后在此搜索cadence?的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對cadence?的理解，并與今后在此搜索cadence?的朋友們分享。 創(chuàng)建詞條
cadence?相關帖子
cadence?資料下載
cadence?專欄文章
熱門主題
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473