色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> cpld/fpga

          如何發(fā)現(xiàn)并解決FPGA設(shè)計中的時序問題

          • 耗費(fèi)數(shù)月精力做出的設(shè)計卻無法滿足時序要求,這確實非常令人傷心。然而,試圖正確地對設(shè)計進(jìn)行約束以保證滿足時序要求的過程幾乎同樣令人費(fèi)神。找到并確定時序約束本身通常也是非常令人頭痛的問題。時序問題的惱人之
          • 關(guān)鍵字: FPGA  發(fā)現(xiàn)  時序    

          PCB版圖設(shè)計DD基于高速FPGA的PCB設(shè)計技術(shù)

          • 如果高速PCB設(shè)計能夠像連接原理圖節(jié)點那樣簡單,以及像在計算機(jī)顯示器上所看到的那樣優(yōu)美的話,那將是一件多么美好的事情。然而,除非設(shè)計師初入PCB設(shè)計,或者是極度的幸運(yùn),實際的PCB設(shè)計通常不像他們所從事的電路設(shè)
          • 關(guān)鍵字: PCB  FPGA  版圖設(shè)計  設(shè)計技術(shù)    

          一種靈活的現(xiàn)代CPLD汽車數(shù)字儀表板設(shè)計

          • ??????? 汽車儀表板成為匯集車輛安全和管理所有信息的神經(jīng)中樞,為駕駛員顯示各種信息。在當(dāng)今的數(shù)字時代車輛儀表系統(tǒng)必須能夠監(jiān)控所有關(guān)鍵功能,該系統(tǒng)甚至是個性化的。業(yè)界需求發(fā)展導(dǎo)致出現(xiàn)了很多半導(dǎo)體解決方案,從ASSP到全定制器件等。這些方案可能都是功能固定的解決方案,不能靈活地進(jìn)行產(chǎn)品開發(fā),無法滿足設(shè)計人員的要求。作為對比,可更新解決方案在一條車輛產(chǎn)品線上支持多種相似的應(yīng)用,沒有任何多余的成本開銷。這類定制解決方案以很低的成本滿足了所
          • 關(guān)鍵字: CPLD 汽車數(shù)字儀表板 ADS   

          基于FPGA的防盜定位追蹤系統(tǒng)(08-100)

          •   雖然現(xiàn)在市面上有很多類似的基于GPS的防盜系統(tǒng),但并不能很好地實現(xiàn)防盜和丟失后找回功能。本作品利用Spartan-3E開發(fā)板彌補(bǔ)了以上缺陷。系統(tǒng)由防盜目標(biāo)終端和尋找指引終端組成。兩終端均基于FPGA設(shè)計實現(xiàn)。當(dāng)裝有防盜目標(biāo)終端的物品丟失后,防盜目標(biāo)終端將其所在經(jīng)緯度位置信息加密并發(fā)送給尋找指引終端,指引終端解密該信息并計算出與目標(biāo)終端的相對位置并通知用戶,從而最大限度地幫助人們找回丟失的物品的同時也保證了傳送信息的安全。
          • 關(guān)鍵字: GSM  FPGA  定位追蹤  

          高可靠FPGA通信系統(tǒng)(08-100)

          • 本作品主要目的在于針對ZigBee無線傳感器網(wǎng)絡(luò)中中心節(jié)點到控制中心的信息通信過程中存在的信息泄露和安全隱患,自行設(shè)計一套可移動基于FPGA平臺的高可靠通信系統(tǒng)。在獨立開發(fā)的基于CC2430芯片的無線傳感器星型網(wǎng)絡(luò)中,無線網(wǎng)絡(luò)節(jié)點與Spartan平臺進(jìn)行信息交互,其中端到端的數(shù)據(jù)傳輸均實現(xiàn)AES加密。中心節(jié)點的服務(wù)器對有線網(wǎng)絡(luò)進(jìn)行實時安全監(jiān)測,當(dāng)網(wǎng)絡(luò)中存在危險情況時通過GSM報警,由此實現(xiàn)了高可靠的網(wǎng)絡(luò)通信保障環(huán)境。
          • 關(guān)鍵字: ZigBee  FPGA  加密  

          40nm FPGA搶灘登陸 ASIC尚能飯否

          • ??????? “我們新的管理團(tuán)隊大部分人來自ASIC公司?!痹赬ilinx二十五周年慶典之時,Xilinx全球副總裁湯立人風(fēng)趣的說道,“他們也是因為看到了ASIC已達(dá)到局限性,因此決定‘棄暗投明’了?!? ????????繼Altera于2008年底發(fā)布了首款基于40-nm技術(shù)的FPG
          • 關(guān)鍵字: FPGA  40nm  ASIC   

          高可靠FPGA通信系統(tǒng)

          • 1 系統(tǒng)設(shè)計  在工業(yè)控制領(lǐng)域,利用ZigBee和傳感器網(wǎng)絡(luò),使得數(shù)據(jù)的自動采集、分析和處理變得更加容易,作為決策輔助系統(tǒng)的重要組成部分,ZigBee無線傳感器網(wǎng)絡(luò)在無線數(shù)據(jù)采集及監(jiān)控等領(lǐng)域得到了廣泛應(yīng)用。無線傳感
          • 關(guān)鍵字: FPGA  通信系統(tǒng)    

          基于DSP+CPLD的交流電機(jī)調(diào)速系統(tǒng)的應(yīng)用

          • 1 引言 生化反應(yīng)池在水處理過程中非常重要。需要通過調(diào)整風(fēng)機(jī)的轉(zhuǎn)速控制反應(yīng)池中的DO值。理論上應(yīng)該通過調(diào)節(jié)電動機(jī)的轉(zhuǎn)速來實現(xiàn),但實際上卻是利用擋板閥門后者放空的方法進(jìn)行調(diào)節(jié)。這種方法極大地浪費(fèi)了電力資源。以
          • 關(guān)鍵字: CPLD  DSP  交流電機(jī)  調(diào)速系統(tǒng)    

          基于單片機(jī)和CPLD的高精度數(shù)據(jù)采集系統(tǒng)設(shè)計

          • 1 引言數(shù)據(jù)采集系統(tǒng)的任務(wù),就是采集傳感器輸出的模擬信號轉(zhuǎn)換成計算機(jī)能識別的數(shù)字信號,送入計算機(jī),將計算機(jī)得到的數(shù)據(jù)進(jìn)行顯示或打印,以便實現(xiàn)對某些物理量的監(jiān)視,其中一部分?jǐn)?shù)據(jù)還將被生產(chǎn)過程中的計算機(jī)控制
          • 關(guān)鍵字: CPLD  單片機(jī)  高精度  數(shù)據(jù)采集    

          基于FPGA的數(shù)字解擴(kuò)解調(diào)模塊設(shè)計及實現(xiàn)

          • 1引 言擴(kuò)頻通信系統(tǒng)是將基帶信號的頻譜擴(kuò)展到很寬的頻帶上,然后進(jìn)行傳輸,通過增大頻帶寬度來提高信噪比的一種系統(tǒng)。由于擴(kuò)頻系統(tǒng)具有抗干擾能力強(qiáng)、保密性高、截獲概率低、多址復(fù)用和任意選址等優(yōu)點,在移動通信等
          • 關(guān)鍵字: FPGA  數(shù)字  解調(diào)  模塊設(shè)計    

          用內(nèi)部邏輯分析儀調(diào)試FPGA(08-100)

          •   進(jìn)行硬件設(shè)計的功能調(diào)試時,F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點。CPLD和FPGA早期使用時,如果發(fā)現(xiàn)設(shè)計不能正常工作,工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號引到引腳,然后用外部的邏輯分析儀捕獲數(shù)據(jù)。然而當(dāng)設(shè)計的復(fù)雜程度增加時,這個方法就不再適合了,其中有幾個原因。第一是由于FPGA的功能增加了,而器件的引腳數(shù)目卻緩慢地增長。因此,可用邏輯對I/O的比率減小了,參見圖1。此外,設(shè)計很復(fù)雜時,通常完成設(shè)計后只有幾個空余的引腳,或者根本就沒有空余的引腳能用于調(diào)試。
          • 關(guān)鍵字: 萊迪思  FPGA  邏輯分析儀  

          提升創(chuàng)造力的數(shù)字設(shè)計工具:FPGA Editor(08-100)

          •   工程師在設(shè)計過程中,經(jīng)常需要一定的創(chuàng)造力(不妨稱之為數(shù)字管道膠帶)才能夠保證設(shè)計的順利完成。過去8年時間里,我曾經(jīng)目睹許多優(yōu)秀工程師利用這一方法出色地完成了許多工作,而他們采用的最主要工具就是FPGA Editor。
          • 關(guān)鍵字: 賽靈思  FPGA Editor  

          克服FPGA I/O引腳分配挑戰(zhàn)(08-100)

          •   對于需要在PCB板上使用大規(guī)模FPGA器件的設(shè)計人員來說,I/O引腳分配是必須面對的眾多挑戰(zhàn)之一。 由于眾多原因,許多設(shè)計人員發(fā)表為大型FPGA器件和高級BGA封裝確定I/O引腳配置或布局方案越來越困難。 但是組合運(yùn)用多種智能I/O規(guī)劃工具,能夠使引腳分配過程變得更輕松。
          • 關(guān)鍵字: Xilinx  FPGA  I/O引腳  

          用FPGA實現(xiàn)FIR濾波器(08-100)

          •   你接到要求用FPGA實現(xiàn)FIR濾波器的任務(wù)時,也許會想起在學(xué)校里所學(xué)的FIR基礎(chǔ)知識,但是下一步該做什么呢?哪些參數(shù)是重要的?做這個設(shè)計的最佳方法是什么?還有這個設(shè)計應(yīng)該怎樣在FPGA中實現(xiàn)?現(xiàn)在有大量的低成本IP核和工具來幫助你進(jìn)行設(shè)計,因為FIR是用FPGA實現(xiàn)的最普通的功能。
          • 關(guān)鍵字: 萊迪思  FPGA  FIR濾波器  

          為FPGA軟處理器選擇操作系統(tǒng)(08-100)

          •   操作系統(tǒng)能夠提高可移植性,并提供多種經(jīng)過測試的抽象層,服務(wù)層和應(yīng)用模塊層以供選擇,從而加快產(chǎn)品上市時間并減少應(yīng)用程序出錯的可能性。然而,選擇一個嵌入式操作系統(tǒng)( OS )從來就不是一個簡單的過程,因為集成嵌入式軟件的方式選擇余地很大,你可以完全都由自己來編寫,或通過商業(yè)定制專門實時操作系統(tǒng),也可以直接購買通用操作系統(tǒng)不作任何修改,現(xiàn)成的通用操作系統(tǒng)。FPGA性能的提高和軟處理器核的出現(xiàn),直接導(dǎo)致了可編程邏輯SoC解決方案的產(chǎn)生,隨著這一變化,關(guān)于選擇標(biāo)準(zhǔn),設(shè)計方案以及折中考慮等傳統(tǒng)經(jīng)驗也需要與時俱進(jìn)以
          • 關(guān)鍵字: 萊迪思  FPGA  操作系統(tǒng)  
          共7000條 398/467 |‹ « 396 397 398 399 400 401 402 403 404 405 » ›|

          cpld/fpga介紹

          您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
          歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473