色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> dsp+fpga

          FPGA的并行多通道激勵(lì)信號(hào)產(chǎn)生模塊

          • 本文以并行多通道信號(hào)產(chǎn)生模型為依據(jù),設(shè)計(jì)并實(shí)現(xiàn)了以FPGA為核心器件的并行多通道信號(hào)產(chǎn)生模塊,主要包括FPGA系統(tǒng)設(shè)計(jì)和多通道波形產(chǎn)生模塊設(shè)計(jì)。通過(guò)模塊測(cè)試后發(fā)現(xiàn),該模塊具備產(chǎn)生高質(zhì)量并行多通道激勵(lì)信號(hào)的能力。
          • 關(guān)鍵字: FPGA  并行  多通道  激勵(lì)    

          整合ARM、FPGA與可編程模擬電路設(shè)計(jì)的單芯片技術(shù)

          • 整合ARM、FPGA與可編程模擬電路設(shè)計(jì)的單芯片技術(shù),如果世上真的有典型或者通用的嵌入式系統(tǒng)應(yīng)用,主流半導(dǎo)體公司的產(chǎn)品目錄一定會(huì)薄很多?,F(xiàn)在設(shè)計(jì)人員不僅要從多種處理器架構(gòu)中進(jìn)行選擇(大多數(shù)嵌入式系統(tǒng)設(shè)計(jì)都以處理器內(nèi)核為中心),而且外設(shè)、通信端口和模擬功能組
          • 關(guān)鍵字: 電路設(shè)計(jì)  單芯片  技術(shù)  模擬  可編程  ARM  FPGA  整合  

          在FPGA設(shè)計(jì)中使用Precision RTL 綜合實(shí)例

          • 在FPGA設(shè)計(jì)中使用Precision RTL 綜合實(shí)例,數(shù)字濾波器通常分成有限脈沖響應(yīng)(finite impulse response,也就是FIR)和
            無(wú)限脈沖響應(yīng)(infinite impulse response,也就是IIR)兩大類。FIR 濾波器相對(duì)
            于IIR濾波器而言,優(yōu)點(diǎn)是相位線性和性能穩(wěn)定,應(yīng)用范圍廣
          • 關(guān)鍵字: 綜合  實(shí)例  RTL  Precision  設(shè)計(jì)  使用  FPGA  

          Tensilica HiFi音頻DSP成為首個(gè)支持Dolby MS10多碼流解碼器的IP核

          •   Tensilica今日宣布,Tensilica成為首家采用Dolby MS10多碼流解碼器,用于SoC設(shè)計(jì)的音頻內(nèi)核IP供應(yīng)商。Dolby MS10多碼流解碼器具備多格式音頻解碼技術(shù),在單個(gè)算法包中支持Dolby Digital Plus和Dolby Pulse,用于下一代HDTV(高清電視)、STB(機(jī)頂盒)和DMP(數(shù)字媒體播放器)的設(shè)計(jì)。   Dolby MS10多碼流解碼器對(duì)下一代設(shè)計(jì)是至關(guān)重要的,因?yàn)橛^眾接收到的內(nèi)容信息,不僅僅來(lái)源于傳統(tǒng)的廣播和運(yùn)營(yíng)商,而且還來(lái)源于互聯(lián)網(wǎng),USB設(shè)備、游戲
          • 關(guān)鍵字: Tensilica  DSP  SoC  多碼流解碼器  

          Altera榮獲TechAmerica基金會(huì)“美國(guó)技術(shù)獎(jiǎng)”

          •   Altera公司(NASDAQ: ALTR)今天宣布,Stratix® IV GT FPGA榮獲TechAmerica基金會(huì)電子元器件類的美國(guó)技術(shù)獎(jiǎng)。TechAmerica認(rèn)為Altera的Stratix IV GT FPGA在技術(shù)上非常出眾,它專為滿足當(dāng)今寬帶系統(tǒng)的性能和系統(tǒng)帶寬需求而設(shè)計(jì)。   6月16號(hào)在華盛頓舉行的第八屆年度技術(shù)和政府晚宴上,Altera獲得了該獎(jiǎng)項(xiàng)。在該活動(dòng)中,數(shù)百名各行業(yè)、國(guó)會(huì)和政府領(lǐng)導(dǎo)人慶祝了業(yè)界和政府之間的合作。美國(guó)技術(shù)獎(jiǎng)獲獎(jiǎng)?wù)叽砹擞蓸I(yè)界專家和技術(shù)同行選出的
          • 關(guān)鍵字: Altera  FPGA  Stratix  

          賽靈思推出具有業(yè)界最高容量的FPGA系列產(chǎn)品

          •   全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc.)今天宣布推出業(yè)界首款采用唯一統(tǒng)一架構(gòu)、將整體功耗降低一半且具有業(yè)界最高容量(多達(dá) 200 萬(wàn)個(gè)邏輯單元)的 FPGA 系列產(chǎn)品,能滿足從低成本到超高端系列產(chǎn)品的擴(kuò)展需求。賽靈思全新7 系列 FPGA不僅在幫助客戶降低功耗和成本方面取得了新的突破,而且還不影響容量的增加和性能的提升,從而進(jìn)一步擴(kuò)展了可編程邏輯的應(yīng)用領(lǐng)域。新系列產(chǎn)品采用針對(duì)低功耗高性能精心優(yōu)化的28 nm 工藝技術(shù),不僅能實(shí)現(xiàn)出色的生產(chǎn)率,解決 ASIC 和 ASSP 等其他方法
          • 關(guān)鍵字: Xilinx  FPGA   

          賽靈思基于業(yè)界首款統(tǒng)一可擴(kuò)展架構(gòu)的7系列FPGA全新登場(chǎng)

          • 功耗銳減 50%,容量高達(dá) 200 萬(wàn)個(gè)邏輯單元 Virtex-7、Kintex-7 和 Artix-7 系列實(shí)現(xiàn)了突破性的低功耗、高系統(tǒng)性能與設(shè)計(jì)效率,可充分滿足新型應(yīng)用和市場(chǎng)需求 2010 年 6 月 22 日,中國(guó)北京訊 — 全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布推出業(yè)界首款采用唯一統(tǒng)一架構(gòu)、將整體功耗降低一半且具有業(yè)界最高容量(多達(dá) 200 萬(wàn)個(gè)邏輯單元)的 FPGA 系列產(chǎn)品,能滿足從低成本到超高端系列產(chǎn)品的擴(kuò)展需求。賽靈
          • 關(guān)鍵字: 賽靈思  FPGA  Virtex-7  Kintex-7  Artix-7   

          TMS320C54xx與TLV320AIC24型編解碼器接口

          新興的可編程自動(dòng)控制器PAC特征與應(yīng)用

          • 前言當(dāng)今,在設(shè)計(jì)與建立控制系統(tǒng)時(shí),工程師們總是希望能使用比較少的設(shè)備來(lái)實(shí)現(xiàn)更多的功能。尤...
          • 關(guān)鍵字: PAC  FPGA  PLC  工業(yè)  

          基于FPGA的K9F4G08 Flash控制器設(shè)計(jì)

          • 摘要:設(shè)計(jì)了一種能使FPGA的主狀態(tài)機(jī)直接管理Flash的控制器,該控制器具有自己的指令集和中斷管理方式。...
          • 關(guān)鍵字: FPGA  Flash  K9F4G08  

          基于FPGA實(shí)現(xiàn)的高速串行交換模塊實(shí)現(xiàn)方法研究

          • 采用Xilinx公司的Virtex-5系列FPGA設(shè)計(jì)了一個(gè)用于多種高速串行協(xié)議的數(shù)據(jù)交換模塊,并解決了該模塊實(shí)現(xiàn)中的關(guān)鍵問(wèn)題。該交換模塊實(shí)現(xiàn)4X模式RapidIO協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,以及自定義光纖協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,實(shí)現(xiàn)了單字讀寫以及DMA操作,并提供高速穩(wěn)定的傳輸帶寬。
          • 關(guān)鍵字: FPGA  高速串行  模塊  實(shí)現(xiàn)方法    

          ModelSim+Synplify+Quartus的Altera FPGA的仿真實(shí)現(xiàn)

          • ModelSim+Synplify+Quartus的Altera FPGA的仿真實(shí)現(xiàn),工作內(nèi)容:
            1、設(shè)計(jì)一個(gè)多路選擇器,利用ModelSimSE做功能仿真;
            2、利用Synplify Pro進(jìn)行綜合,生成xxx.vqm文件;
            3、利用Quartus II導(dǎo)入xxx.vqm進(jìn)行自動(dòng)布局布線,并生成xxx.vo(Verilog
            4、利用ModelSimSE做
          • 關(guān)鍵字: 仿真  實(shí)現(xiàn)  FPGA  Altera  Synplify  Quartus  ModelSim  

          搭建Xilinx FPGA開發(fā)環(huán)境的方法

          • 搭建Xilinx FPGA開發(fā)環(huán)境的方法,一、計(jì)算機(jī)硬件環(huán)境要求:
            1、操作系統(tǒng):
            Microsoft Windows XP Home Edition SP2
            2、基本配置:
            A、處理器:Intel CPU T2050 1.6GHz
            B、內(nèi)存:512MB
            C、硬盤:60GB(其中軟件安裝的空問(wèn)需要3GB)補(bǔ)充
          • 關(guān)鍵字: 環(huán)境  方法  開發(fā)  FPGA  Xilinx  搭建  

          采用MATLAB的DSP調(diào)試方法

          • 采用MATLAB的DSP調(diào)試方法,本文結(jié)合具體例證,介紹基于MATLAB 的DSP 應(yīng)用程序調(diào)試方法。 MATLAB 具有強(qiáng)大的分析、計(jì)算和可視化功能,利用MATLAB 提供的數(shù)十個(gè)專業(yè)工具箱,可以方便、靈活地實(shí)現(xiàn)對(duì)自動(dòng)控制、信號(hào)處理、通信系統(tǒng)等的算法分析和仿
          • 關(guān)鍵字: 方法  調(diào)試  DSP  MATLAB  采用  
          共9876條 447/659 |‹ « 445 446 447 448 449 450 451 452 453 454 » ›|

          dsp+fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條dsp+fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473