fpga+arm 文章進(jìn)入fpga+arm技術(shù)社區(qū)

基于ARM的柴油機(jī)電子調(diào)速器研究

基于ARM的柴油機(jī)電子調(diào)速器研究,摘要：將嵌入式系統(tǒng)應(yīng)用到船舶柴油機(jī)電子調(diào)速器的控制系統(tǒng)中，提出了采用LPC2129控制的柴油機(jī)數(shù)字式電子調(diào)速器。給出了系統(tǒng)的硬件總體結(jié)構(gòu)設(shè)計(jì)和軟件設(shè)計(jì)流程。硬件方面闡述了以LPC2129為核心所構(gòu)建的硬件各組成部分
關(guān)鍵字：調(diào)速研究電子柴油機(jī) ARM 基于

優(yōu)化FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)

摘要：基于提高速度和減少面積的理念，對傳統(tǒng)的FIR數(shù)字濾波器進(jìn)行改良?？紤]到FPGA的實(shí)現(xiàn)特點(diǎn)，研究并設(shè)計(jì)了采用Radix-2的Booth算法乘法器以及結(jié)合了CSA加法器和樹型結(jié)構(gòu)的快速加法器，并成功應(yīng)用于FIR數(shù)字濾波器的設(shè)
關(guān)鍵字： FPGA FIR 數(shù)字濾波器

第二代串行 RapidIO 和低成本、低功耗的 FPGA

過去，F(xiàn)PGA在系統(tǒng)設(shè)計(jì)中發(fā)揮了重要作用，但現(xiàn)在還需要新的性能，同時(shí)需要降低整個(gè)系統(tǒng)的構(gòu)建和運(yùn)營成本。功能豐富、低成本的FPGA實(shí)現(xiàn)了快速的產(chǎn)品上市時(shí)間與較短的投資回報(bào)周期，并且擁有能夠適應(yīng)不斷發(fā)展的標(biāo)準(zhǔn)的靈活性和性能。系統(tǒng)/設(shè)計(jì)工程師現(xiàn)在還擁有了一個(gè)令人興奮的、改進(jìn)的工具集來解決不斷演進(jìn)的信號(hào)處理市場的挑戰(zhàn)。
關(guān)鍵字： RapidIO FPGA 串行低功耗

ARM單片機(jī)的復(fù)位電路設(shè)計(jì)

無論在移動(dòng)電話,高端手持儀器還是嵌入式系統(tǒng),32 位單片機(jī)ARM 占據(jù)越來越多的份額,ARM 已
成為事實(shí)的高端產(chǎn)品工業(yè)標(biāo)準(zhǔn).由于ARM 高速,低功耗低,工作電壓導(dǎo)致其噪聲容限低,這是對數(shù)字電
路極限的挑戰(zhàn),對電源的紋波,瞬
關(guān)鍵字：電路設(shè)計(jì) 復(fù)位單片機(jī) ARM

FPGA在嵌入式系統(tǒng)中的開發(fā)方向

FPGA在嵌入式系統(tǒng)中的開發(fā)方向,早期的嵌入式系統(tǒng)一般是以通用處理器或單片機(jī)為核心，在外圍電路中加入存儲(chǔ)器、功率驅(qū)動(dòng)器、通信接口、顯示接口、人機(jī)輸入接口等外圍接口，再加上應(yīng)用軟件，有些還加上了嵌入式操作系統(tǒng)，從而構(gòu)成完整的系統(tǒng)?！　‰S
關(guān)鍵字：方向開發(fā) 系統(tǒng) 嵌入式 FPGA

ARM程序設(shè)計(jì)優(yōu)化

ARM程序設(shè)計(jì)優(yōu)化,程序優(yōu)化是指軟件編程結(jié)束后，利用軟件開發(fā)工具對程序進(jìn)行調(diào)整和改進(jìn)，讓程序充分利用資源，提高運(yùn)行效率，縮減代碼尺寸的過程。按照優(yōu)化的側(cè)重點(diǎn)不同，程序優(yōu)化可分為運(yùn)行速度優(yōu)化和代碼尺寸優(yōu)化。運(yùn)行速度優(yōu)化是
關(guān)鍵字：優(yōu)化程序設(shè)計(jì) ARM

ARM處理器體系結(jié)構(gòu)概述

ARM處理器體系結(jié)構(gòu)概述,本文主要介紹ARM7系列處理器。呵呵，不是相關(guān)專業(yè)可能有很多人不知道arm是個(gè)什么東西吧，我現(xiàn)在簡要介紹一下各種處理器分類，目前我們的處理器陣營中分為CISC和RISC兩大系列，CISC是復(fù)雜指令集處理器，這種處理器每條
關(guān)鍵字：概述體系結(jié)構(gòu) 處理器 ARM

在賽靈思FPGA設(shè)計(jì)中保留可重復(fù)結(jié)果

　　滿足設(shè)計(jì)的時(shí)序要求本身已非易事，而要實(shí)現(xiàn)某項(xiàng)設(shè)計(jì)的整體時(shí)序具有完全可重復(fù)性有時(shí)候卻是不可能的任務(wù)。幸運(yùn)的是，設(shè)計(jì)人員可以借助有助于實(shí)現(xiàn)可重復(fù)時(shí)序結(jié)果的設(shè)計(jì)流程概念。影響最大的四個(gè)方面分別是 HDL 設(shè)計(jì)實(shí)踐、綜合優(yōu)化、平面布局和實(shí)施方案。　　就獲得可重復(fù)結(jié)果而言，資源利用和頻率要求都很高的設(shè)計(jì)是最大的挑戰(zhàn)。它們也是可重復(fù)結(jié)果流程需求最高的設(shè)計(jì)。得到可重復(fù)結(jié)果的第一步是在 HDL設(shè)計(jì)階段運(yùn)用設(shè)計(jì)合理的實(shí)踐。遵循出色的分層邊界實(shí)踐有助于保持邏輯整體性，而這在設(shè)計(jì)變更時(shí)有助于保持可重復(fù)結(jié)果。一條不錯(cuò)的規(guī)
關(guān)鍵字： Xilinx FPGA

基于賽靈思Virtex-5 FPGA的LTE仿真器實(shí)現(xiàn)

　　功能強(qiáng)大的可編程邏輯平臺(tái)使得Prisma Engineering公司能夠針對所有蜂窩網(wǎng)絡(luò)提供可重配置無線測試設(shè)備。長期演進(jìn)(LTE)是移動(dòng)寬帶的最3GPP標(biāo)準(zhǔn)，它打破了現(xiàn)有蜂窩網(wǎng)絡(luò)的固有模式。LTE與前代UMTS和GSM標(biāo)準(zhǔn)相比，除采用高頻譜效率的射頻技術(shù)外，其架構(gòu)還得到了大幅簡化。LTE系統(tǒng)的無線接入部分Node-B，是連接無線電和整個(gè)互聯(lián)網(wǎng)協(xié)議核心網(wǎng)絡(luò)之間的邊緣設(shè)備。這種架構(gòu)無法監(jiān)測和測試等效于UMTS中間鏈路上的元件。必須通過無線電接口，才能有效地測試LTE網(wǎng)絡(luò)元件。　　這正是Prisma
關(guān)鍵字： Xilinx FPGA Virtex-5

以基于賽靈思 FPGA 的硬件加速技術(shù)打造高速系統(tǒng)

　　設(shè)計(jì)人員時(shí)常需要通過增加計(jì)算能力或額外輸入（或兩者）延長現(xiàn)有的嵌入式系統(tǒng)的壽命。而可編程系統(tǒng)平臺(tái)在這里大有用武之地。我們曾經(jīng)希望用安全網(wǎng)絡(luò)連接功能升級(jí)一套網(wǎng)絡(luò)可編程系統(tǒng)。安全網(wǎng)絡(luò)連接功能需要加密才能運(yùn)行安全外殼 (SSH)、傳輸層安全 (TLS)、安全套接層(SSL) 或虛擬專用網(wǎng) (VPN) 等協(xié)議。這種安全需求與把各種系統(tǒng)接入因特網(wǎng)的需求同步增長，例如，為了啟用遠(yuǎn)程管理與分布式控制系統(tǒng)。　　因該領(lǐng)域仍在發(fā)展并且標(biāo)準(zhǔn)尚未固定，因此成本主要取決于一次性工程費(fèi)用。所以，F(xiàn)PGA 技術(shù)能實(shí)現(xiàn)最高價(jià)值。
關(guān)鍵字： Xilinx FPGA

賽靈思推出ISE 12.3設(shè)計(jì)套件，引入AMBA 4 AXI4 IP 核

　　ISE12.3增強(qiáng)PlanAhead 設(shè)計(jì)與分析控制臺(tái)，并進(jìn)一步優(yōu)化功耗，標(biāo)志著支持 AXI4 接口IP的推出，和即插即用FPGA 設(shè)計(jì)的實(shí)現(xiàn) 　　賽靈思公司（Xilinx, Inc. ）宣布推出 ISE® 12.3設(shè)計(jì)套件，這標(biāo)志著這個(gè)FPGA 行業(yè)領(lǐng)導(dǎo)者針對片上系統(tǒng)設(shè)計(jì)的互聯(lián)功能模塊，開始推出滿足AMBA® 4 AXI4 規(guī)范的IP核，以及用于提高生產(chǎn)力的 PlanAhead™ 設(shè)計(jì)和分析控制臺(tái)，同時(shí)還推出了用于降低了Spartan®-6 FPG
關(guān)鍵字： Xilinx FPGA ISE

手把手課堂:Xilinx FPGA設(shè)計(jì)時(shí)序約束指南

　　作為賽靈思用戶論壇的定期訪客，我注意到新用戶往往對時(shí)序收斂以及如何使用時(shí)序約束來達(dá)到時(shí)序收斂感到困惑。為幫助 FPGA設(shè)計(jì)新手實(shí)現(xiàn)時(shí)序收斂，讓我們來深入了解時(shí)序約束以及如何利用時(shí)序約束實(shí)現(xiàn)FPGA 設(shè)計(jì)的最優(yōu)結(jié)果。　　何為時(shí)序約束？　　為保證設(shè)計(jì)的成功，設(shè)計(jì)人員必須確保設(shè)計(jì)能在特定時(shí)限內(nèi)完成指定任務(wù)。要實(shí)現(xiàn)這個(gè)目的，我們可將時(shí)序約束應(yīng)用于連線中——從某 FPGA 元件到 FPGA 內(nèi)部或 FPGA 所在 PCB 上后續(xù)元件輸入的一條或多條路徑。　　在 FPGA 設(shè)計(jì)
關(guān)鍵字： Xilinx FPGA 設(shè)計(jì)時(shí)序

2011年EEPW高校電子技術(shù)論壇—中南大學(xué)

　　《電子產(chǎn)品世界》雜志社一直非常關(guān)注企業(yè)與高校之間的交流，致力成為雙方相互溝通、促進(jìn)的橋梁。2000年以來在雜志和網(wǎng)站開設(shè)了“高校園地”欄目，協(xié)助企業(yè)和高校舉辦教育培訓(xùn)會(huì)、設(shè)計(jì)競賽等，并于2007年成功的將電子技術(shù)論壇帶進(jìn)校園。2007年至今已在北京理工大學(xué)、桂林電子科技大學(xué)、華中科技大學(xué)、哈爾濱工業(yè)大學(xué)、清華大學(xué)、浙江大學(xué)、東南大學(xué)、電子科技大學(xué)、北京航空航天大學(xué)成功舉辦“EEPW高校電子技術(shù)論壇”，得到在校師生的積極關(guān)注和廣泛參與，參與學(xué)生及教師共38
關(guān)鍵字： ARM 嵌入式大學(xué)

ARM艱難說服AMD放棄X86

　　最新的消息顯示，處理器架構(gòu)設(shè)計(jì)與授權(quán)服務(wù)公司ARM近日正在做的事情是勸說自己的競爭對手同時(shí)也是英特爾的競爭對手AMD放棄X86架構(gòu)并選擇自己的ARM架構(gòu)。ARM首席執(zhí)行官Warren East表示，AMD成功的銷售了大量的處理器產(chǎn)品而ARM則是一家處理器的設(shè)計(jì)與授權(quán)公司，在過去的10年時(shí)間里我們應(yīng)該讓AMD接受ARM架構(gòu)但是我們并沒有做到這一點(diǎn)。
關(guān)鍵字： ARM X86

[組圖]FPGA器件的在線配置方法

[組圖]FPGA器件的在線配置方法,引言
??在當(dāng)今變化的市場環(huán)境中，產(chǎn)品是否便于現(xiàn)場升級(jí)，是否便于靈活使用成為產(chǎn)品能否進(jìn)入市場的關(guān)鍵因素。在這種背景下，Altera公司的基于SRAM LUT結(jié)構(gòu)的FPGA器件得到了廣泛的應(yīng)用。雖然這些器件應(yīng)用廣泛，但由
關(guān)鍵字：配置方法在線器件 FPGA 組圖