fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

基于FPGA增量式編碼器的接口設(shè)計(jì)與實(shí)現(xiàn)

摘要光電增量式編碼器，又稱光電角位置傳感器，是電氣傳動(dòng)系統(tǒng)中用來(lái)測(cè)量電動(dòng)機(jī)轉(zhuǎn)速和轉(zhuǎn)子位置的核心部件。分析了光電編碼器4倍頻原理，提出了一種基于可縞程邏輯器件FPGA對(duì)光電增量式編碼器輸出信號(hào)4倍頻、鑒相、計(jì)
關(guān)鍵字： FPGA 增量式編碼器接口設(shè)計(jì)

基于FPGA的行間轉(zhuǎn)移面陣CCD驅(qū)動(dòng)電路設(shè)計(jì)

1、引言電荷耦合器件（CCD）是一種光電轉(zhuǎn)換式圖像傳感器，它將圖像信號(hào)直接轉(zhuǎn)換成電信號(hào)。由于CCD具有集成度高、低功耗、低噪聲、測(cè)量精度高、壽命長(zhǎng)等諸多優(yōu)點(diǎn)，因此在精密測(cè)量、非接觸無(wú)損檢測(cè)、文件掃描與航空遙感
關(guān)鍵字： FPGA CCD 轉(zhuǎn)移面陣

基于SmartFusion的FPGA程序在線升級(jí)方案

本文主要介紹一個(gè)基于SmartFusion更新FPGA程序的IAP在線升級(jí)應(yīng)用方案。在傳輸距離可靠的情況下，通過(guò)UART、SPI或者M(jìn)AC將用戶板和PC機(jī)連接即可實(shí)現(xiàn)遠(yuǎn)程升級(jí)，無(wú)需采用FlashPro3等下載器下載程序，也無(wú)需手動(dòng)復(fù)位，一切工作均可由串口和上位機(jī)自動(dòng)完成。如圖1所示，IAP在線升級(jí)SmartFusion的FPGA程序主要有以下三種方式。UART、SPI以及MAC。
關(guān)鍵字： FPGA SmartFusion IAP 201111

基于ARM與FPGA的可重構(gòu)設(shè)計(jì)

可重構(gòu)技術(shù)是指利用可重用的軟硬件資源，根據(jù)不同的應(yīng)用需求，靈活地改變自身體系結(jié)構(gòu)的設(shè)計(jì)方法。常規(guī)SRAM工藝的FPGA都可以實(shí)現(xiàn)重構(gòu)，利用硬件復(fù)用原理，本文設(shè)計(jì)的可重構(gòu)控制器采用ARM核微控制器作為主控制器，以F
關(guān)鍵字： FPGA ARM 可重構(gòu)設(shè)計(jì)

Altera繼推出其28nm系列后續(xù)發(fā)售Arria V FPGA

　　Altera公司(NASDAQ: ALTR)宣布，開始發(fā)售其28-nm Arria V FPGA。Arria V器件是目前市場(chǎng)上支持10.3125-Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。利用該系列的創(chuàng)新特性，在無(wú)線、廣播等市場(chǎng)上，設(shè)計(jì)人員可以定制滿足下一代系統(tǒng)的低功耗、寬帶和低成本需求。Arria V器件是公司于2011年上半年發(fā)售Stratix? V系列產(chǎn)品之后發(fā)售的另一28-nm系列產(chǎn)品，表明了Altera承諾交付滿足用戶各類設(shè)計(jì)需求的器件。　　Arria V系列采用T
關(guān)鍵字： Altera FPGA

Altera續(xù)發(fā)售Arria V FPGA

Altera公司今天宣布，開始發(fā)售其28-nm Arria V FPGA。Arria V器件是目前市場(chǎng)上支持10.3125-Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。利用該系列的創(chuàng)新特性，在無(wú)線、廣播等市場(chǎng)上，設(shè)計(jì)人員可以定制滿足下一代系統(tǒng)的低功耗、寬帶和低成本需求。Arria V器件是公司于2011年上半年發(fā)售Stratix V系列產(chǎn)品之后發(fā)售的另一28-nm系列產(chǎn)品，表明了Altera承諾交付滿足用戶各類設(shè)計(jì)需求的器件。
關(guān)鍵字： Altera FPGA Stratix V

新的LatticeECP4系列重新定義低成本、低功耗FPGA

2011年11月29日消息，萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今天用宣布推出下一代LatticeECP4?FPGA系列，由其重新定義了低成本，低功耗的中檔FPGA市場(chǎng)，具有6 Gbps的SERDES采用低成本wire-bond封裝，功能強(qiáng)大的DSP塊和具有基于硬IP的通信引擎，適用于成本和功耗敏感的無(wú)線、有線、視頻，和計(jì)算市場(chǎng)。 LatticeECP4 FPGA系列以屢獲殊榮的LatticeECP3?系列為基礎(chǔ)，為主流客戶提供高級(jí)功能，同時(shí)保持業(yè)界領(lǐng)先的低功耗和低成本。對(duì)于為各種應(yīng)用開發(fā)主流平
關(guān)鍵字： Lattice FPGA ECP4

基于DSP和單片機(jī)通信的液晶顯示設(shè)計(jì)

基于DSP和單片機(jī)通信的液晶顯示設(shè)計(jì),摘要：在含有人機(jī)界面的數(shù)字化電源系統(tǒng)中，為更好地發(fā)揮DSP的強(qiáng)大運(yùn)算功能，可采用DSP+51單片機(jī)的雙CPU結(jié)構(gòu)，因而二者之間的可靠通信至關(guān)重要。在此介紹了TMS320F2812型DSP和MCS51系列單片機(jī)的一種通信方案的設(shè)計(jì)與實(shí)
關(guān)鍵字：液晶顯示設(shè)計(jì) 通信單片機(jī) DSP 基于

基于模糊邏輯設(shè)計(jì)的DSP發(fā)動(dòng)機(jī)控制器

越來(lái)越多企業(yè)開始使用變速驅(qū)動(dòng)發(fā)動(dòng)機(jī)來(lái)減少能源的消耗。這需要通過(guò)從微分(PID)控制器轉(zhuǎn)向基于模糊邏輯算法的系統(tǒng)來(lái)簡(jiǎn)化設(shè)計(jì)，縮短開發(fā)時(shí)間，并消除復(fù)雜的數(shù)學(xué)公式?！　〉?，這對(duì)發(fā)動(dòng)機(jī)提出了新的挑戰(zhàn)。當(dāng)使用傳統(tǒng)的
關(guān)鍵字：發(fā)動(dòng)機(jī) 控制器 DSP 設(shè)計(jì) 模糊邏輯基于

基于ARM7和DSP雙核控制的逆變電源設(shè)計(jì)

摘要：為了有效解決逆變電源中存在的因單一復(fù)雜控制而帶來(lái)的系統(tǒng)運(yùn)行高風(fēng)險(xiǎn)性、控制精度低，反饋調(diào)節(jié)時(shí)間長(zhǎng)，系統(tǒng)可擴(kuò)展性差等缺點(diǎn)，設(shè)計(jì)實(shí)現(xiàn)了一種基于ARM7 Cortex-M3內(nèi)核的單片機(jī)STM32F103和TI C2000系列DSP芯片TM
關(guān)鍵字：逆變電源設(shè)計(jì) 控制雙核 ARM7 DSP 基于

CEVA-TeakLite-III DSP成首款經(jīng)認(rèn)證的IP內(nèi)核

全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA 公司宣布，CEVA-TeakLite-III DSP已經(jīng)成為業(yè)界首款通過(guò)Dolby認(rèn)證可用于MS11多碼流解碼器的IP內(nèi)核。MS11多碼流解碼器是最新的Dolby音頻技術(shù)，能夠在家庭娛樂(lè)產(chǎn)品中實(shí)現(xiàn)全球范圍多格式內(nèi)容播放。
關(guān)鍵字： CEVA DSP Dolby MS11

CEVA TeakLite III DSP通過(guò)Dolby認(rèn)證

　　全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA 公司宣布，CEVA-TeakLite-III DSP已經(jīng)成為業(yè)界首款通過(guò)Dolby認(rèn)證可用于MS11多碼流解碼器的IP內(nèi)核。MS11多碼流解碼器是最新的Dolby?音頻技術(shù)，能夠在家庭娛樂(lè)產(chǎn)品中實(shí)現(xiàn)全球范圍多格式內(nèi)容播放。這款經(jīng)全面優(yōu)化的MS11解碼器實(shí)施方案代表著CEVA公司意義非凡的發(fā)展里程碑，增強(qiáng)了公司在下一代聯(lián)網(wǎng)家庭娛樂(lè)SoC設(shè)計(jì)中開發(fā)和實(shí)現(xiàn)高性能HD音頻平臺(tái)的領(lǐng)導(dǎo)地位?？傮w來(lái)說(shuō)，CEVA現(xiàn)在
關(guān)鍵字： CEVA DSP

提高FPGA設(shè)計(jì)效能的方案

隨著FPGA密度的增加，系統(tǒng)設(shè)計(jì)人員能夠開發(fā)規(guī)模更大、更復(fù)雜的設(shè)計(jì)，從而將密度優(yōu)勢(shì)發(fā)揮到最大。這些大規(guī)模設(shè)計(jì)...
關(guān)鍵字：漸進(jìn)式 FPGA 物理綜合工具

提高FPGA設(shè)計(jì)效能的方法

提高FPGA設(shè)計(jì)效能的方法,隨著FPGA密度的增加，系統(tǒng)設(shè)計(jì)人員能夠開發(fā)規(guī)模更大、更復(fù)雜的設(shè)計(jì)，從而將密度優(yōu)勢(shì)發(fā)揮到最大。這些大規(guī)模設(shè)計(jì)基于這樣的設(shè)計(jì)需求——需要在無(wú)線通道卡或者線路卡等現(xiàn)有應(yīng)用中加入新功能，或者通過(guò)把兩種
關(guān)鍵字：方法效能設(shè)計(jì) FPGA 提高