fpga+mpu+mcu 文章進(jìn)入fpga+mpu+mcu技術(shù)社區(qū)

Verilog HDL基礎(chǔ)知識(shí)4之阻塞賦值 & 非阻塞賦值

阻塞賦值語句串行塊語句中的阻塞賦值語句按順序執(zhí)行，它不會(huì)阻塞其后并行塊中語句的執(zhí)行。阻塞賦值語句使用“=”作為賦值符。例子阻塞賦值語句 reg x, y, z; reg [15:0] reg_a, reg_b; integer count; // 所有行為語句必須放在 initial 或 always 塊內(nèi)部 initial begin x
關(guān)鍵字： FPGA verilog HDL 阻塞賦值非阻塞賦值

Verilog HDL基礎(chǔ)知識(shí)4之wire & reg

簡(jiǎn)單來說硬件描述語言有兩種用途：1、仿真，2、綜合。對(duì)于wire和reg，也要從這兩個(gè)角度來考慮。\從仿真的角度來說，HDL語言面對(duì)的是編譯器（如Modelsim等），相當(dāng)于軟件思路。這時(shí)： wire對(duì)應(yīng)于連續(xù)賦值，如assignreg對(duì)應(yīng)于過程賦值，如always，initial\從綜合的角度來說，HDL語言面對(duì)的是綜合器（如DC等），要從電路的角度來考慮。這時(shí)：1、wire型的變量綜合出來一般是一根導(dǎo)線；2、reg變量在always塊中有兩種情況：(1)、always后的敏感表中是（a or b
關(guān)鍵字： FPGA verilog HDL wire reg

利用FPGA進(jìn)行基本運(yùn)算及特殊函數(shù)定點(diǎn)運(yùn)算

一、前言　　FPGA以擅長(zhǎng)高速并行數(shù)據(jù)處理而聞名，從有線/無線通信到圖像處理中各種DSP算法，再到現(xiàn)今火爆的AI應(yīng)用，都離不開卷積、濾波、變換等基本的數(shù)學(xué)運(yùn)算。但由于FPGA的硬件結(jié)構(gòu)和開發(fā)特性使得其對(duì)很多算法不友好，之前本人零散地總結(jié)和轉(zhuǎn)載了些基本的數(shù)學(xué)運(yùn)算在FPGA中的實(shí)現(xiàn)方式，今天做一個(gè)系統(tǒng)的總結(jié)歸納。二、FPGA中的加減乘除1.硬件資源　　Xilinx 7系列的FPGA中有DSP Slice ，叫做“DSP48E1”這一專用硬件資源，這是一個(gè)功能強(qiáng)大的計(jì)算單元，單就用于基本運(yùn)算的部分有加減單元和乘
關(guān)鍵字： FPGA 數(shù)學(xué)運(yùn)算

FPGA內(nèi)部自復(fù)位電路設(shè)計(jì)方案

1、定義　　復(fù)位信號(hào)是一個(gè)脈沖信號(hào)，它會(huì)使設(shè)計(jì)的電路進(jìn)入設(shè)定的初始化狀態(tài)，一般它作用于寄存器，使寄存器初始化為設(shè)定值；其脈沖有效時(shí)間長(zhǎng)度必須大于信號(hào)到達(dá)寄存器的時(shí)延，這樣才有可能保證復(fù)位的可靠性?！　∠旅鎸⒂懻揊PGA/CPLD的復(fù)位電路設(shè)計(jì)?！　?、分類及不同復(fù)位設(shè)計(jì)的影響　　根據(jù)電路設(shè)計(jì)，復(fù)位可分為異步復(fù)位和同步復(fù)位?！　?duì)于異步復(fù)位，電路對(duì)復(fù)位信號(hào)是電平敏感的，如果復(fù)位信號(hào)受到干擾，如出現(xiàn)短暫的脈沖跳變，電路就會(huì)部分或全部被恢復(fù)為初始狀態(tài)，這是我們不愿看到的。因此，異步復(fù)位信號(hào)是一個(gè)關(guān)鍵信號(hào)，在電路
關(guān)鍵字： FPGA 復(fù)位電路

Verilog HDL基礎(chǔ)知識(shí)3之抽象級(jí)別

Verilog可以在三種抽象級(jí)別上進(jìn)行描述：行為級(jí)模型、RTL級(jí)模型和門級(jí)模型。行為級(jí)（behavior level）模型的特點(diǎn)如下。1、它是比較高級(jí)的模型，主要用于testbench。2、它著重于系統(tǒng)行為和算法描述，不在于系統(tǒng)的電路實(shí)現(xiàn)。3、它不可以綜合出門級(jí)模型。4、它的功能描述主要采用高級(jí)語言結(jié)構(gòu)，如module、always、initial、fork/join/task、function、for、repeat、while、wait、event、if、case、@等。RTL級(jí)（register tr
關(guān)鍵字： FPGA verilog HDL 抽象級(jí)別

Verilog HDL基礎(chǔ)知識(shí)2之運(yùn)算符

Verilog HDL 運(yùn)算符介紹算術(shù)運(yùn)算符首先我們介紹的是算術(shù)運(yùn)算符，所謂算術(shù)邏輯運(yùn)算符就是我們常說的加、減、乘、除等，這類運(yùn)算符的抽象層級(jí)較高，從數(shù)字邏輯電路實(shí)現(xiàn)上來看，它們都是基于與、或、非等基礎(chǔ)門邏輯組合實(shí)現(xiàn)的，如下。/是除法運(yùn)算，在做整數(shù)除時(shí)向零方向舍去小數(shù)部分。%是取模運(yùn)算，只可用于整數(shù)運(yùn)算，而其他操作符既可用于整數(shù)運(yùn)算，也可用于實(shí)數(shù)運(yùn)算。例子：我們?cè)谏蓵r(shí)鐘的時(shí)候，必須需選擇合適的timescale和precision。當(dāng)我們使用“PERIOD/2”計(jì)算延遲的時(shí)候，必須保證除法不會(huì)舍棄小數(shù)部
關(guān)鍵字： FPGA verilog HDL 運(yùn)算符

新款STM32U5：讓便攜產(chǎn)品擁有驚艷圖效

凝聚ST超低功耗微控制器技術(shù)精華的STM32U5于2021年問世，是一款堪稱可改變游戲規(guī)則的低功耗MCU。作為STM32高性能低功耗系列旗艦產(chǎn)品，STM32U5延續(xù)STM32F2/F4/F7的應(yīng)用范圍，同時(shí)又有更低的能耗，具有更高的性價(jià)比。在工業(yè)控制系統(tǒng)中，U5可以承擔(dān)主控器、系統(tǒng)監(jiān)控以及圖形顯示等核心職能。高性能，低功耗，豐富的數(shù)字外設(shè)和更高性能的模擬接口，強(qiáng)大的安全特性，以及支持圖形加速，讓STM32U5在工業(yè)控制、工業(yè)表計(jì)和醫(yī)療健康，個(gè)人穿戴設(shè)備等應(yīng)用領(lǐng)域取得良好的表現(xiàn)，為泛工業(yè)系統(tǒng)創(chuàng)新賦能。在這個(gè)
關(guān)鍵字： STM32U5 軟件工具 MCU

意法半導(dǎo)體超低功耗STM32MCU上新，讓便攜產(chǎn)品輕松擁有驚艷圖效

2024年2月5日，中國(guó) - 意法半導(dǎo)體推出了集成新的專用圖形加速器的STM32*微控制器(MCU)，讓成本敏感的小型產(chǎn)品也能為用戶帶來更好的圖形體驗(yàn)。超低功耗MCU STM32U5F9/G9和STM32U5F7/G7集成3MB片上動(dòng)態(tài)存儲(chǔ)器(SRAM)，可以為圖形顯示屏提供多個(gè)幀緩存區(qū)，以節(jié)省外部存儲(chǔ)芯片。新產(chǎn)品還集成了意法半導(dǎo)體的NeoChromVG圖形處理器(GPU)，能夠?qū)崿F(xiàn)的圖形效果可與更昂貴的高端微處理器相媲美。新系列STM32U5內(nèi)置 NeoChromVG圖形處理器，是STM32首批支持硬件
關(guān)鍵字：意法半導(dǎo)體超低功耗 STM32 MCU 便攜產(chǎn)品

恩智浦MCX A微控制器發(fā)布：功能全面升級(jí)，開發(fā)平臺(tái)完善，助你創(chuàng)造更多可能！

恩智浦新一代MCX A系列MCU配合市場(chǎng)所熟知的FRDM開發(fā)平臺(tái)，以經(jīng)濟(jì)高效的方式綜合優(yōu)化性能并配備自主式外設(shè)，為打造智能邊緣應(yīng)用奠定基礎(chǔ)。恩智浦半導(dǎo)體宣布推出MCX A14x和MCX A15x，MCX A系列通用產(chǎn)品組合中的首批產(chǎn)品，現(xiàn)已正式發(fā)售。新一代MCX A系列MCU成本低、易于使用、封裝小，旨在幫助工程師創(chuàng)造更多可能。該系列 MCU 經(jīng)過優(yōu)化，擁有豐富的功能、創(chuàng)新的電源架構(gòu)和軟件兼容性，能夠滿足廣泛嵌入式應(yīng)用的需求，包括工業(yè)傳感器、電機(jī)控制、電池供電或手持式電源系統(tǒng)控制器、物聯(lián)網(wǎng)設(shè)備等。&nbs
關(guān)鍵字： MCU FRDM 恩智浦

如何用內(nèi)部邏輯分析儀調(diào)試FPGA？

1 推動(dòng)FPGA調(diào)試技術(shù)改變的原因　　進(jìn)行硬件設(shè)計(jì)的功能調(diào)試時(shí)，F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點(diǎn)。CPLD和FPGA早期使用時(shí)，如果發(fā)現(xiàn)設(shè)計(jì)不能正常工作，工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號(hào)引到引腳，然后用外部的邏輯分析儀捕獲數(shù)據(jù)。然而當(dāng)設(shè)計(jì)的復(fù)雜程度增加時(shí)，這個(gè)方法就不再適合了，其中有幾個(gè)原因。第一是由于FPGA的功能增加了，而器件的引腳數(shù)目卻緩慢地增長(zhǎng)。因此，可用邏輯對(duì)I/O的比率減小了，參見圖1。此外，設(shè)計(jì)很復(fù)雜時(shí)，通常完成設(shè)計(jì)后只有幾個(gè)空余的引腳，或者根本就沒有空余的引腳能用
關(guān)鍵字： FPGA 邏輯分析儀

TI的C2000為何能經(jīng)久不衰？

第一款MCU是Intel的霍夫在1971年發(fā)明的，具體來說是4位微處理器芯片Intel 4004。它標(biāo)志著第一代微處理器的問世，微處理器和微機(jī)時(shí)代從此開始。當(dāng)時(shí)微處理器技術(shù)開始興起，并逐漸應(yīng)用于各種嵌入式系統(tǒng)中。最初的MCU采用8位或4位微處理器，同時(shí)具備一些基本的輸入輸出接口和存儲(chǔ)器。接觸過MCU的工程師或者學(xué)生來說，對(duì)于TI的C2000相比并不陌生。初出茅廬C2000系列在早期主要被描述為可編程的DSP或DSP控制器。1982年，TI成功推出了第一款DSP——TMS32010，此后DSP得到了真正廣泛
關(guān)鍵字： TI MCU 微控制器 C2000

MCU 如何在機(jī)器人電機(jī)控制設(shè)計(jì)中提高系統(tǒng)性能

機(jī)器人系統(tǒng)可自動(dòng)執(zhí)行重復(fù)性任務(wù)，承擔(dān)復(fù)雜而費(fèi)力的作業(yè)，并在對(duì)人類有危險(xiǎn)或有害的環(huán)境中工作。集成度更高、性能更強(qiáng)的微控制器 (MCU) 可實(shí)現(xiàn)更高的功率效率、更平穩(wěn)安全的運(yùn)動(dòng)以及更高的精度，從而提高生產(chǎn)力和自動(dòng)化水平。例如，更高的精度（有時(shí)在 0.1mm 以內(nèi)）對(duì)于處理激光焊接、精密涂層或噴墨或 3D 打印的應(yīng)用非常重要。機(jī)械臂的軸數(shù)以及所需的控制架構(gòu)類型（集中式或分布式）決定了適合該系統(tǒng)的 MCU 或電機(jī)控制集成電路 (IC)?，F(xiàn)代工廠組合使用具有不同軸數(shù)和運(yùn)動(dòng)自由度（在 x、y 或 z 平面上移動(dòng)和旋轉(zhuǎn)
關(guān)鍵字： MCU 機(jī)器人電機(jī)

xilinx FPGA中oddr，idelay的用法詳解

我們知道xilinx FPGA的selectio中有ilogic和ologic資源，可以實(shí)現(xiàn)iddr/oddr，idelay和odelay等功能。剛?cè)腴T時(shí)可能對(duì)xilinx的原語不太熟練，在vivado的tools-> language templates中搜索iddr idelay等關(guān)鍵詞，可以看到A7等器件下原語模板。復(fù)制出來照葫蘆畫瓢，再仿真一下基本就能學(xué)會(huì)怎么用了。1. oddroddr和iddr都一樣，以oddr為例，先去templates里把模板復(fù)制出來。Add simulation s
關(guān)鍵字： xilinx FPGA oddr idelay

FPGA實(shí)現(xiàn)OFDM通信

OFDM中調(diào)制使用IFFT，解調(diào)使用IFFT，在OFDM實(shí)現(xiàn)系統(tǒng)中，F(xiàn)FT和IFFT時(shí)必備的關(guān)鍵模塊。在使用Xilinx的7系列FPGA（KC705）實(shí)現(xiàn)OFDM系統(tǒng)時(shí)，有以下幾種選擇：（1）在Vivado中調(diào)用官方的FFT的IP核（AXI-Stream總線）；（2）在Vivado HLS中調(diào)用官方的FFT的IP核（內(nèi)部FFT通信AXI-Stream總線），可以自己增加外部封裝接口類型；（3）Verilog編寫FFT，很復(fù)雜，找到了一個(gè)1024點(diǎn)的并行流水線的，但是資源耗費(fèi)太大，8192點(diǎn)時(shí)很難滿足，不采
關(guān)鍵字： FPGA OFDM 通信

MCU廠商回血中

就在上周，美國(guó)商務(wù)部表示，計(jì)劃向 Microchip Technology 提供 1.62 億美元的政府補(bǔ)助，以加強(qiáng)美國(guó)對(duì)消費(fèi)者和國(guó)防至關(guān)重要的半導(dǎo)體和微控制器單元（MCU）的生產(chǎn)行業(yè)。美國(guó)商務(wù)部長(zhǎng)吉娜·雷蒙多 (Gina Raimondo) 在一份聲明中表示，該獎(jiǎng)項(xiàng)「是我們努力加強(qiáng)所有領(lǐng)域的傳統(tǒng)半導(dǎo)體供應(yīng)鏈的有意義的一步」。這是美國(guó) 2022 年 8 月批準(zhǔn)的 527 億美元《芯片法案》投資中的第二個(gè)項(xiàng)目。這一動(dòng)作業(yè)界將目光再次看向了 MCU 市場(chǎng)。曾幾何時(shí)，MCU 作為芯片行業(yè)搶手貨風(fēng)頭十足。2021
關(guān)鍵字： MCU